Linux下多線程模擬停車場停車

?

#include<stdio.h>
#include<string.h>
#include<unistd.h>
#include<stdlib.h>
#include<pthread.h>#define ONE_SECOND 1000000
#define RANGE 10
#define PERIOD 2
#define NUM_THREADS 4typedef struct 
{int *carpark;    //用一個數組來模擬停車場停車位int capacity;    //停車場的車輛容量int occupied;    //停車場現有的車輛數目int nextin;        //下一個進來的車的位置(用carpark數組代表的下標表示)int nextout;    //下一個取走的車的停車位置int cars_in;    //記錄停車場進入車輛的總和int cars_out;    //記錄從停車場開出去的車輛總和pthread_mutex_t lock;    //互斥量,保護該結構中的數據被線程互斥的方式使用pthread_cond_t space;    //條件變量    描述停車場是否有空位置pthread_cond_t car;        //條件變量    描述停車場是否有車pthread_barrier_t bar;    //線程屏障
}cp_t;static void initialise(cp_t *cp,int size)
{cp->occupied = cp->nextin = cp->nextout = cp->cars_in = cp->cars_out = 0;cp->capacity = size;cp->carpark = (int *)malloc(cp->capacity * sizeof(*cp->carpark));//初始化線程屏障,NUM_THREADS表示等待 NUM_THREADS=4個線程同步執行pthread_barrier_init(&cp->bar,NULL,NUM_THREADS);if(cp->carpark == NULL){perror("malloc()");exit(1);}srand((unsigned int )getpid());pthread_mutex_init(&cp->lock,NULL);     //初始化停車場的鎖pthread_cond_init(&cp->space,NULL);        //初始化描述停車場是否有空位的條件變量pthread_cond_init(&cp->car,NULL);        //初始化描述停車場是否有車的條件變量
}static void* car_in_handler(void* carpark_in)
{cp_t *temp;unsigned int seed;temp = (cp_t *)carpark_in;//pthread_barrier_wait 函數表示,線程已完成工作,等到其他線程趕來pthread_barrier_wait(&temp->bar);while(1){//將線程掛起一段時間,模擬車輛到來的隨機性usleep(rand_r(&seed) % ONE_SECOND);pthread_mutex_lock(&temp->lock);//循環等待知道有停車位while(temp->occupied == temp->capacity)pthread_cond_wait(&temp->space,&temp->lock);//插入一輛車,用隨機數標識temp->carpark[temp->nextin] = rand_r(&seed) % RANGE;temp->occupied++;temp->nextin++;temp->nextin %= temp->capacity;temp->cars_in++;//可能有的人在等車可取,發送temp->car條件變量pthread_cond_signal(&temp->car);pthread_mutex_unlock(&temp->lock);}return ((void*)NULL);
}static void* car_out_handler(void *carpark_out)
{cp_t *temp;unsigned int seed;temp = (cp_t *)carpark_out;pthread_barrier_wait(&temp->bar);for(;;){usleep(rand_r(&seed) % ONE_SECOND);pthread_mutex_lock(&temp->lock);/*獲得鎖后訪問temp->occupied 變量,此時如果車輛數為0 (occupied == 0)pthread_cond_wait 進行的操作就是忙等,釋放鎖(&temp->lock)供其他路線使用知道temp->car條件改變時再次將鎖鎖住*/while(temp->occupied == 0){pthread_cond_wait(&temp->car,&temp->lock);}temp->occupied--;temp->nextout++;temp->nextout %= temp->capacity;temp->cars_out++;pthread_cond_signal(&temp->space);pthread_mutex_unlock(&temp->lock);}return ((void *)NULL);
}static void *monitor(void *carpark_in)
{cp_t *temp;temp = (cp_t *)carpark_in;for(;;){sleep(PERIOD);pthread_mutex_lock(&temp->lock);printf("Delta:%d\n",temp->cars_in - temp->cars_out - temp->occupied);printf("Number of cars in carpark:%d\n",temp->occupied);pthread_mutex_unlock(&temp->lock);}return ((void *)NULL);
}int main(int argc,char **argv)
{printf("main version 1.0\n");if(argc != 2){printf("Usage :%s carparksize\n",argv[0]);exit(1);}cp_t outpark;initialise(&outpark,atoi(argv[1]));  //初始化停車場數據結構
pthread_t car_in,car_out,m;                //定義線程變量
    pthread_t car_in2,car_out2;/***創建往停車場停車線程(生成者1)創建從停車場取車線程(消費者1)創建往停車場停車線程(生成者2)創建從停車場取車線程(消費者2)創建用于監控停車場狀況的線程***/pthread_create(&car_in,NULL,car_in_handler,(void*)&outpark);pthread_create(&car_out,NULL,car_out_handler,(void*)&outpark);pthread_create(&car_in2,NULL,car_in_handler,(void*)&outpark);pthread_create(&car_out2,NULL,car_out_handler,(void*)&outpark);pthread_create(&m,NULL,monitor,(void*)&outpark);//pthread_join的第二個參數為NULL,表示不關心線程返回狀態,僅僅等待指定線程的終止
    pthread_join(car_in,NULL);pthread_join(car_out,NULL);pthread_join(car_in2,NULL);pthread_join(car_out2,NULL);pthread_join(m,NULL);return 0;
}

?

轉載于:https://www.cnblogs.com/wanghao-boke/p/11613071.html

本文來自互聯網用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務,不擁有所有權,不承擔相關法律責任。
如若轉載,請注明出處:http://www.pswp.cn/news/384803.shtml
繁體地址,請注明出處:http://hk.pswp.cn/news/384803.shtml
英文地址,請注明出處:http://en.pswp.cn/news/384803.shtml

如若內容造成侵權/違法違規/事實不符,請聯系多彩編程網進行投訴反饋email:809451989@qq.com,一經查實,立即刪除!

相關文章

【C++學習之路】第一章——C++核心方法總論

1 C核心方法總論 1.1 核心思想 通過實際項目來學習編程&#xff0c;更高效掌握編程規則&#xff0c;以及明白各種語法規則的實際應用。 實驗思想&#xff1a;任何C的參考資料都不可能覆蓋你遇到的所有問題&#xff0c;這個時候&#xff0c;最好的辦法就是&#xff0c;編輯代…

【Verilog HDL學習之路】第一章 Verilog HDL 數字設計總論

1 Verilog HDL 數字設計總論 1.1 幾個重要的概念 EDA&#xff08;Electronic Design Automation&#xff09; 電子技術自動化 EDA工具 類似于軟件工程中的IDE&#xff08;集成開發環境&#xff09;&#xff0c;能夠使用Verilog HDL語言描述電路設計&#xff0c;并且能夠通過邏…

【學會如何學習系列】從嬰兒到大學——學習的本質從未改變過

從嬰兒到大學——學習的本質從未改變過 從我們出生一直到現在&#xff0c;其實&#xff0c;學習的本質從來都沒有改變過&#xff0c;并且&#xff0c;嬰兒時期的我們&#xff0c;是學習能力最強的時候&#xff0c;隨著我們不斷長大&#xff0c;外界的誘惑越來越多&#xff0c;…

【匯編語言學習之路】第一章 匯編語言核心方法論

版權聲明&#xff1a;本學習筆記是本人根據小甲魚“匯編語言學習課程”和《匯編語言》&#xff08;王爽&#xff09;的書籍&#xff0c;來記錄筆記的 1 匯編語言核心方法論 1.1 學習匯編語言的必要性 匯編語言與機器語言是一一對應關系&#xff0c;它的本質是機器語言的代號。…

藍橋單片機賽題及模擬題代碼

鏈接&#xff1a;https://pan.baidu.com/s/1BVB6VILEed0ufqRDMhvALg 提取碼&#xff1a;ukx7

【Verilog HDL學習之路】第二章 Verilog HDL的設計方法學——層次建模

2 Verilog HDL的設計方法學——層次建模 重要的思想&#xff1a; 在語文教學中&#xff0c;應該先掌握核心方法論&#xff0c;再用正確的方法論去做題目&#xff0c;這樣能夠逐漸加深對于方法論的理解&#xff0c;做題的速度和準確率也會越來越高。在Verilog HDL中&#xff0c…

stm32機械臂資料含視頻

這是在網上買的機械臂的資料 含視頻及相關軟件 在這里分享給大家 不過很大 但是內容很全 鏈接&#xff1a;https://pan.baidu.com/s/1Fd18ww8jxLH8ChqomstZtw 提取碼&#xff1a;147g

【Verilog HDL】第四章 模塊的端口連接規則——污水處理模型

先放上連接規則的簡圖&#xff0c;再詳細解釋 1. 構建模型——污水處理之流水模型 我們先將上述結構構件一個簡單模型&#xff0c;以幫助我們理解。 污水&#xff1a;輸入數據凈水&#xff1a;輸出數據雙向數據暫不討論&#xff0c;取輸入和輸出的交集即可污水處理廠&…

藍橋杯嵌入式第七屆模擬題 代碼

鏈接&#xff1a;https://pan.baidu.com/s/1fdGC20A51axxPGpoyRL8-w 提取碼&#xff1a;by4u

三級嵌入式選擇知識點整理

SoC芯片 通用SoC是系統級芯片 既可以是單核 也可以是多核 該芯片中可以包含數字電路 模擬電路 數字模擬混合電路 及射頻電路 片上系統可使用單個芯片進行數據的采集 轉換 儲存 處理 及I/O口功能 智能手機 和平板都使用的SOC WAV是未壓縮的數字音頻 音質與CD相當 音頻視頻壓縮…

【Verilog HDL】命名的規則研究

Verilog命名規范參考資料 1. 什么可以被命名&#xff1f; 模塊的名稱模塊實例的名稱各種數據類型的名稱 這些名稱我們稱之為標識符&#xff0c;標識符的命名規則不再強調&#xff0c;與C語言類似&#xff0c;字母、數字、下劃線&#xff08;_&#xff09;和美元符號&#xf…

【Verilog HDL】深入理解部分語法規則的本質

1. 門級描述 統一規則&#xff1a; 門類型 (輸出&#xff0c;輸入); 細化規則&#xff1a; 與/或門&#xff1a; 多入一出 門 (輸出&#xff0c;輸入1&#xff0c;輸入2,……);緩沖門/非門&#xff1a;一入多出 門 (輸出1&#xff0c;輸出2,……輸出n&#xff0c;輸入); 門…

三級嵌入式填空整理

實時 可預測性是實時系統的重要性能標準 按照響應時間 實時操作系統可分為 1.普通實時操作系統 響應時間一般是秒級 2.強實時操作系統 響應時間為毫秒和微秒級 3.弱實時操作系統 響應時間為數十秒 RTOS 響應中斷請求并完成相應中斷服務子程序的時間非常快 這個時間具有一致性…

【Verilog HDL】從邏輯電路圖到門級建模——人工翻譯的方法論

從左到右&#xff0c;從上到下 先搞定緩沖/非門&#xff0c;再寫與/或門 1. 實例解讀 先以四選一數據選擇器進行說明 對于數字邏輯的部分不再說明&#xff0c;直接進行邏輯電路圖到Verilog門級建模的人工翻譯過程的描述。 1.1 端口和線網分析 確定輸入/輸出端口 輸入端口 …

三級嵌入式 匯編指令匯總

ARM條件碼 EQ 相等 NE 不相等 CS/HS 無符號大于等于 CC/LO 無符號小于 HI 無符號大于 LS 無符號小于等于 GE 帶符號大于等于 L…

【Verilog HDL】語句的并發執行

1. 實踐得到的啟發 先從一個簡單的現象得出結論&#xff0c;Verilog語句是并發執行的&#xff01; 同時&#xff0c;這也是**$monitor系統任務為全局有效**的一個重要支持因素&#xff0c;如果沒有并發&#xff0c;它是完不成這項功能的實現的。 眾所周知&#xff0c;高級語…

linux下 最常用基本命令

常用命令 基本命令 pwd 打印絕對路徑 ls 路徑 列舉文件名 ls 列舉文件的權限 屬于哪個用戶 容量大小 修改…

【數字邏輯】第四章 組合邏輯電路:端口設計 端口拓展的方法

1. 端口設計的方法 1.1 數據選擇器 以四選一數據選擇器為例&#xff0c;需要的不同接口類型為 輸入端口 數據輸入端口地址輸入端口使能端&#xff08;控制與拓展&#xff09; 輸出端口 數據輸出端口 2. 端口拓展的方法——層次建模思想 2.0 兩個拓展方向 2.0.1 “數組型…

GCC及Makefile基本使用教程

GCC .c c原始程序 .C/.cc/.cxx c原始程序 .m objective-C原始程序 .i 已經預處理過的c原始程序 .ii 已經預處理過的c原始程序 .s/.S 匯編原始程序 .h 預處理頭文件 .o 目標文件 .a/.so 編譯后的庫文件 -E 生成預處理文件 -S 生成編譯過的匯編文件 -c 目標文件 .o -o…

【Verilog HDL】第三章 reg和net及其一組類型的區別——充分運用實驗思維

0 確定問題的討論層級與范圍 本文討論的層次是 數字邏輯與Verilog HDL語言 討論的范圍是&#xff1a; 數據存儲而不是討論邏輯 1 線網類型 1.1 wire類型 這個暫時沒什么好說的&#xff0c;一般常用的就是wire類型&#xff0c;需要注意的是&#xff1a; 默認是標量&…