????????時序驗證則是采用時序分析等方法驗證設計是否滿足時序收斂，這些時序檢驗工作包括反向標定(back-annotation)、時序與功耗的檢驗、時序與信號完整性的檢驗和當代低功耗納米先進設計中的“多模式多端角”(MMMC，multi-mode multi-comer)檢驗。

一、反向標定

????????在RTL編碼完成后，通過仿真驗證并滿足設計指標的RTL網表再由綜合工具產生門級網表。檢查門級網表時序的目前更準確的方法可以用PLE(即物理布圖參數，用來取代傳統的WLM或綜合時產生的延時預估SDF文件），當完成布圖布線后，進行動態仿真(simulation)驗證則由最終布線后產生的SDF完成。這種用SDF作動態仿真驗證的方法就稱為反向標定（back-annotation)。

????????為了獲得準確的仿真結果，我們需要提供以下影響時序的參數:①驅動能力；②互連線參數;③總負載;④環境因素，即工藝溫度電壓PTV條件。

????????用SDF文件去做時序仿真的詳細方法已經非常成熟⑴。時序庫liberty的三種PTV條件(最slow或最壞worst，典型typical或normal正常，最快fast或best最佳），而典型的仿真器卻只能在一種PTV條件下進行單次仿真。這樣，我們需要分別輸入最慢的SDF對最快的時鐘信號做建立(時間）setup 檢查，然后再輸入最快的SDF對最慢的時鐘信號做保持(時間）hold檢查。目前的靜態時序分析工具和硬件描述語言HDL—樣，它會同時讀入三種PTV條件的時序庫liberty文檔并同時進行設計分析。有人認為，應用HDL單次仿真的結果與同時實現三種PTV條件仿真相比，它的準確性可能會稍差一些，但尚無實驗數據來證實這一點。

二、時序與功耗、信號完整性檢驗

????????電源網絡設計和功耗分析是兩項相互緊密關聯的工作，可以統一稱為功耗分析。工程應用中，前者在做電源預算規劃時要為芯片的供電提供可靠的保障，后者在做功耗分析時則對其規劃方案的最終結果進行檢查并分析。

????????在做時序分析時，我們需要確定功耗分析的結果不僅符合電源預算規劃，更重要的是要保證不會對時序產生違例影響。如果在設計循環過程中，布局布線方案經過多次修改或流程順序的改動，在芯片設計的最終驗證與簽核時，必須再次檢查和確定電源網絡設計和電壓降分析的結果、功耗的結果不僅符合電源預算，還要符合時序的要求。

????????的低功耗設計中，由于多電源多電壓MSMV的應用和電源關斷技術PSO的引入，以及動態電壓與頻率調節技術在物理中的實施，都會使得功耗分析的工作量增加，復雜性增大。由于芯片中的溫度效應也會對功耗泄漏、信號完整性和時序發生影響，需要由熱力學引擎單獨進行“溫度意識（temperature-aware)”分析。這些額外因素在引用電源網絡分析結果做時序分析時都是要倍加關注，并要仔細檢驗達到標準。隨著SSTA（統計STA）的發展，電壓和溫度波動引起的統計誤差計算分析也將成為一個重要的任務。

????????在進入深亞微米的設計階段早期，信號完整性SI分析是獨立完成的。后來的經驗表明，合理的分析方法則是將它和時序分析一起進行。

????????在低功耗設計中信號完整性同樣帶來了分析方法的新的復雜性。由于多電源多電壓MSMV和多閾值器件MTCMOS的應用，以及電平轉換單元（level shifter)的添加，都會給SI分析帶來不同的結果。這時，由于在不同電壓和閾值條件下進行噪聲分析，需要調用不同的晶體管級的仿真模型來進行信號串擾的計算，并進一步分析對時序的作用。

????????在65nm或以下的設計中，對于S I分析目前采用壞時序條件做分析，這時或許會帶來過于悲觀的結果。因此，應用中還會結合SI和電壓降的數據，對關鍵路徑進行仿真分析，以進一步過濾悲觀誤差數據，提高分析結果的準確性和可靠性。

????????綜合大量SoC芯片設計過程，通過低功耗和納米技術的實現，在最終驗證與簽核時，要根據功耗分析和電壓降分析的合格結果，然后再結合信號完整性做最終MMMC時序分析。

三、MMMC時序驗證

????????對于65mn以下的設計，"多模式多端角”MMMC分析方法的使用已經逐漸變成了時序驗證的一項基本要求，并且已經用于實際芯片產品設計中。使用MMMC時序驗證的關鍵是建立或提供多模式多端角數據并將它們進行合理地組合，進而對芯片設計進行相應的時序分析。

????????MMMC中最主要的模式是集成電路設計的功能要求，即標準時序約束模式，其他模式還有掃描模式、自檢BIST模式、DVFS模式等。多端角包括了半導體器件條件（不同PTV的時序庫)與RC條件(參數提取和derating)。

1、單模式單端角

????????在做基本時序分析時，它是以單模式單端角(SMSC,single-mode single-corner)條件為例的。除了最基本的建立時間（setup )和保持時間(hold)外，時序分析還包括時序特例（exceptions)、虛假（false)時序路徑、多周期(multicycle)時序路徑、時間借用（time borrowing)，以及時鐘門控中的信號選擇定義條件等。單模式單端角時序分析的內容是構成MMMC分析的前提和基礎。單模式單端角通常還會用于芯片設計早期或原型（proto-typing)設計過程中,這時可采用典型（typical）時序庫條件，如邏輯綜合就是一例。

????????在MMMC的應用環境里，EDA工具能夠同時讀入多種模式或多種時序約束文件、多種時序庫文件和多種電阻電容文件。當選定了一種模式和一種端角后，這時的工具環境會提供一種相應的視圖來方便地顯示分析狀況和結果。

2、兩個時序庫或兩個端角

????????在大多數設計中，我們用兩個時序庫或兩個端角，即用最佳/最差時序庫BC/WC(best case/worst case )進行靜態時序分析。實際應用多見于130nm以上的工藝，例如采用8in裸片，它們往往不特意強調低功耗，芯片設計可以是短期使用的消費類電子產品。

3、RC端角

????????我們知道在做提取時，是根據代工廠提供的多種PTV和工藝條件去產生多種電阻電容文件，或簡稱電容表格(cap table)文件。當布線完成后，根據時序數據結果，還可以用電阻和電容標定因子(scaling factor)進行相應的標定。在以上條件下產生的每一個電容表格文件，我們定義它為一個RC端角。如：

• 定義cbest代表最佳電容數據；
• 定義cworst代表最差電容數據；
• 定義rcbest代表最差電阻電容數據；
• 定義rcworst代表最佳電阻電容數據；
• 定義typical代表典型電阻電容數據。

????????在MMMC時序分析中，模式和端角的組合選擇是關鍵。例如，假設分別給定3種模式的時序約束條件，3種時序庫端角文件，4種RC端角文件，完整地將它們結合起來共有36種組合，問題是如何最佳地將它們組合去檢驗并減少運行次數。