一.allegro修改絲印字體大小的方法
1.選擇Edit–>Change,右側彈出Options選項,選擇Class : New subclass = Ref Des : Silkscreen_Top,設置Text block,后面的數字代表字號的大小。
菜單菜單欄選擇Setup–>Design Parameters,再選擇Text
Text Blk:字體編號
Width:字體寬度
Height:字體高度
Photo Width:字體線寬
二.allegro 設計中顯示網絡飛線或關閉網絡飛線的方法
1.allegro pcb設計中顯示全部網絡線,或都關閉全部網絡
2.allegro pcb設計中顯示某一部分部網,或者顯示器件網絡:在display >show rats> net顯示網絡線,單擊選中的網絡即可顯示。在display >show rats >components 顯示器個網絡(就是某一個器件的所有網絡線)
3.allegro pcb設計中關閉某一部分部網,或者關閉器件網絡:在display >blank rats> net顯示網絡線,單擊選中的網絡即可隱藏。在display >blank rats >components 顯示器個網絡(就是某一個器件的所有網絡線)
三.allegro對走好的線取消走線的方法
1.點擊刪除的圖標,如圖所示:
2.Find框中只選中Clines,雙擊需要取消的走線即可,若只需要取消一小段走線,則選中Find框中的Clines Segs即可,如圖所示
刪除一段
3.取消后的走線如圖所示:
四.allegro設置網絡飛線以及網絡顏色的方法
1.對應網絡線上所有的顏色全部修改,包含管腳,過孔,飛線,已經走好的線,
(1).選擇Display—Assign Color后,在Options框中選擇對應的顏色,在FInd框中 只選擇Nets。
(2).雙擊需要修改的網絡即可。
2.若只修改對應網絡上的某一個顏色,例如,只修改過孔或者管腳,則進入顯示顏色列表中修改。
(1).選擇Display—Color/Visibility后,進入Color Dialog對話框,選擇Nets,選擇對應需要修改的網絡中的單元即可。
五.allegro中測量距離時,點擊一個點后光標閃爍的問題。
1.Setup -> User Preferences… -> Categories -> Display -> Cursor中,取消勾選 infinite_cursor_bug_nt選項即可。
2.Allegro測量距離方法:
(1).首先打開測量工具,通過菜單Display —> Measuer ,或直接在命令欄輸入 “show measure” 打開測量命令。
(2).當打開測量命令后,在FIND一欄選擇需要測量的選項。此步驟非常重要,選擇錯誤很可能導致測量錯誤。如下圖所示:
(3).在PCB上分別單擊需要測量的目標,Allegro 會自動彈出測量結果窗口,如圖所示:
圖中,
PIN @: 分別表示所測量的兩個點的坐標。
Dist:兩個點之間的距離
Dx:兩個點之間的X方向的距離
Dy:兩個點之間的Y方向的距離
Air Gap:空隙間距,即兩個點之間除去測量目標所占區域外的距離,在本例中,代表減去兩邊焊盤之外的距離。
六.Allegro軟件導入網表后,放置元器件的方法
1.很多剛開始接觸這個Allegro軟件的同學,就有這樣的疑問,我的原理圖的網表都已經導入到PCB中了,為什么PCB板上什么都沒有呢?元器件、飛線等都沒有。其實,只要是網表導入到PCB中,器件都是在后臺顯示,需要指定元器件封裝庫,然后手動放置出來,下面我們詳細介紹一下操作的辦法:
第一步,需要檢查原理圖的網表是否導入成功,執行菜單命令Display,在下拉菜單中選擇Status,整個PCB文件的狀態,如下圖所示,進入到狀態的界面,最上面一欄是Symbols and nets的選項,網表導入成功的情況下,這里是有數據的,沒有導入成功的話,這里的數據全部是零。如下圖所示,這個案例就表示了網表已經成功導入,一共有451個器件,現在這些器件全部在后臺,并未放置到PCB中,我們要做的就是將這些器件放到PCB中,進行PCB設計;
第二步,查看了狀態之后,需要指定封裝庫路徑,才可以將PCB器件全部放置出來,執行菜單命令Setup-User preference,進行參數設置,如圖所示,在彈出的界面中,在左側選擇Paths,下面選擇到Library,進入到封裝庫指定,需要指定三個封裝庫路徑:Devpath:指定封裝的device文件;Padpath:指定封裝的焊盤文件;Psmpath:指定封裝的psm文件;
第三步,指定好封裝庫路徑之后,進行器件的放置,點擊Place-Quickplace,進行器件的快速放置,如下圖所示;
第四步,在彈出的界面中,如下圖所示,在Placement Fillter選項中選擇Place all component放置所有的元器件,在Edge中可以選擇放置的位置,在Board Layer可以選擇放置的層,然后,點擊OK,放置元器件;
七.Allegro 中設置高亮實心和顏色的方法
1.設置高亮顏色,執行Display-Color/Visibility-Display,Temporary highligh框下點擊下面的顏色框選擇對應的顏色。
2.設置高亮部分實心顯示,執行Setup-User Preferences-Display-Highligh,勾選display_nohilitefont即可
八.Allegro 中PCB顯示靜態銅皮的方法
1.執行Setup-User Preferences-Display-Opengl,勾選static_shapes_fill_solid即可。
九.Allegro 中設置DRC錯誤顏色標示的方法
1.DRC錯誤示例,Allegro中DRC錯誤默認紅色顯示。
2.執行Display-Color/Visibility-Stack-Up,修改Drc對應欄的顏色即可。
十.Allegro 中位號重新排序及回標到 CIS 中的方法
1.執行Logic-Auto Rename Refdes,Rename如圖所示
2.在上一步中,會產生一個 rename.log 的文件,用記事本打開,可以看到相應的更改信息都在里面,如圖所示,在這個.log 文檔中,對我們下一步有用的就是 OLD和 NEW 這種格式的數據,其余的都可以刪除了,提取有用的數據。
3.Orcad 對讀入的反標數據格式是有要求的:文件后綴為.swp,如圖所示:
4.把在生成的Rename.log文件提取的數據,進行修改,然后再添加文件頭和文件尾,并保存為.swp,如下圖:
5.在Orcad中回注,執行Tools-Back Annotate,如圖所示:
十一.Allegro Shape菜單詳解
1.全局動態形狀參數界面,Global Dynamic Shape Parameters界面
(1).Shape fill界面相關信息
Dynamic fill:
Smooth:平滑的,呈現最真實的填滿效果。
Rough:粗制的,呈現接近真實的填滿效果。
Disabled:不呈現填滿效果。
Xhatch style 網格狀的填滿方式
(2).Void controls界面相關信息
Artwork format: 底片的輸出格式
Minimum aperture for gap width: 當系統掃描到shape的寬度小于此設定值時,會自動刪除不滿足設定的shape。
Suppress shapes less than:當shape單邊的長度小于此設定值時,系統會自動刪除此shape。
Create pin voids:建立pin被隔離的方式
Individually:建立各自獨立的pin隔離區域
In-line:建立相連在一起的pin隔離區域
Acute angle trim control:修正銳角
Round:將銳角修正成圓弧角
Chamfered:將銳角修正成平角
Full Round:將銳角修正成全圓弧角
Snap voids hatch grid:調整隔離區域的外形以符合網格的格點若勾選,隔離區域的邊緣均在格點上若取消勾選,隔離區域只達到設定值
Fill Xhatch cells:填充Xhatch單元
(3).Clearances界面信息
Thru pin:設定shape與through pin之間的安全間距
Oversize value:如果設定,Allegro系統會將DRC的值與Oversize設定值之和作為安全間距
Smd pin:設定shape與Smd pin之間的安全間距
Via:設定shape與Via之間的安全間距
Line/cline:設定shape與Line/cline之間的間距
Text:設定shape與文字之間的間距
Shape/rect:設定shape與其他shape之間的安全間距
(4).Thermal relief connects界面信息
Thu pins:通孔管腳
Smd pins:表貼管腳
Vias:過孔
Thermal connect的幾種形式:
Orthogonal:十字型
Diagonal:X字型
Fullcontact:該物件完全導通,沒有被隔離,也沒有加上thermal relief
8 way connect:Thermal relief 為米字型
None:該物件有被隔離,但沒有加上thermal relief
Minimum connects:設定thermal relief至少要有的連接線段個數
Maximum connects:設定thermal relief最多要有的連接線段個數
Use fixed thermal width:表示系統會采用固定線寬的thermal relief連接線段
Use thermal width oversize:表示系統會采用Physical Rule Set內的Minline width的線寬設定值
十二.Allegro 中將線段(Lines)合成封閉圖形(Shapes)的方法
1.執行Shape-Compose Shape,在這里我們以板框為例,Active class 項選擇Board Geometry,Add shape to subclass項選擇Outline
2.Find中只勾選Lines項,如圖所示
3.選擇線段時不要把整個outline框起來,用Temp group一段一段的選擇,選完后complete
4.將線段合成Shape之后,可看到原有的線段內會有一條細線,即為Shape,將原有的線段刪除掉,僅僅留下Shape即可。
十三.Allegro 中利用Z-Copy命令繪制Route_Keepin/Route_Keepout等層的方法
1.若圖形是閉合的,則可以直接用Z-Copy命令繪制,若圖形不是閉合的,需要先利用Shape-Compose Shape命令將線段合成為一個完整閉合的Shape.
2.執行Edit–>Z_copy命令,在Options中設置Class為RouteKeepin,Subclass為All,size中勾選contract,Offset中填入0.2,這里的單位和軟件設置的單位保持一致,此處為毫米。RouteKeep in代表指定的區域內部是有效,外部是無效,RouteKeep in代表指定的區域內內部是無效的,外部是有效的。
3.設置好后,單擊對應Shape圖形邊緣即可內縮或者擴展,如圖所示
十四.OrCAD導出網表到Allegro PCB中
1.首先打開已經編譯通過的原理圖,選中工程文件,后綴為.dsn文件
2.執行Tools>>Create Netlist指令或者直接點擊工具欄中Create netlist圖標,如圖所示
3.彈出窗口后,請點擊到PCB Editor,點擊選擇保存網表的路徑,選好路徑后點擊OK,然后點擊確定后會提示是否導出網表,點擊確定即可,如果導出出錯,請確認原理圖編譯通過,所有器件都已經選好封裝等等
4.打開Allegro,新建一個PCB,并指定好PCB文件的保存路徑,之后點擊OK
5.點擊File>Import>Logic,彈出以下窗口,勾選以下選項。
6.選擇網表的路徑,點擊OK。
7.網表的路徑選好后,點擊Import Cadence導入網表,到此網表導入完成。
十五.Allegro 中層疊結構菜單說明
1.執行Setup-Cross-section命令,如圖所示
**Subclass Name:**是該層的名稱,可以按照自己的需要來填寫。
**Type :**選擇該層的類型,有三種:
(·**CONDUCTOR:**走線層;·**PLANE:**平面層,如GND平面;·**DIELECTRIC:**介電層,即隔離層。)
Material :設置的是該層的材料,一般根據實際PCB板廠提供的資料來設置。
(·COPPER:銅皮 ; ·FR - 4:玻璃纖維)
**Thickness :**設置的是該層的厚度,如果是走線層和平面層則是銅皮的厚度。
**Conductivtl:**設置的是銅皮的電阻率。
Dielectric Constant:設置介電層的介電常,與Thickness列的參數一起都是計算阻抗的必要參數。
**Loss Tangent:**設置介電層的正切損耗。
**Negtive Artwork:**設置的是該層是否以負片形式輸出底片,(若勾上,則設置為負片;反之,為正片。
Apply / OK ,保存退出
十六.Allegro 走線時不自動捕捉焊盤中心點的問題
1.連線的時候要勾選pins和vias,以及snap to connect point,如圖所示
十七.Allegro中via(過孔)的制作
1.via_24x12mil為例