今天分享一個咱們社區IC后端訓練營學員遇到的一個經典DRC案例。這個DRC Violation的名字為PP.S.9(這里的PP就是Plus P+)。這一層是屬于管子的base layer。更多關于base layer的介紹，可以查看下面這份教程。
https://alidocs.dingtalk.com/api/doc/transit?spaceId=5094368790&dentryId=48054699210&corpId=dingcd9df953ab4a15574ac5d6980864d335
這個DRC Violation具體信息如下圖所示。根據這里的提示，我們知道這是報PP的spacing必須大于0.25um。
數字IC后端手把手實戰教程 | Innovus verify_drc VIA1 DRC Violation解析及腳本自動化修復方案
通過這個DRC的類型，我們可以去design manual中去閱讀具體的描述以及對應的圖解，具體如下圖所示。
數字IC后端物理驗證PV | TSMC 12nm Calibre Base Layer DRC案例解析
在calibre中分析DRC時，我們一定要把108層的PR boundary這層打開，這一層我們可以很清晰看到所有cell的邊界。經過分析我們發現這個DRC Violation所在的位置為memory的邊界處，而且我們發現兩個memory的邊界是完全貼在一起的，即這兩個memory是完全abut在一起的，沒有任何的間距。
通過這個案例，我們再次提醒兩個要點：
1）memory之間的最小間距必須大于等于1，一般建議預留2um（避免base layer的DRC）。
- 類似這種floorplan或powerplan相關base layer的DRC一定要在做完floorplan或powerplan后就必須做檢查，否則后續需要返工。
