一、課程介紹：

　　從7系列FPGA開始，Xilinx提出了Vivado Design Suite設計軟件，提供全新構建的SoC 增強型、以 IP 和系統為中心的下一代開發環境，以解決系統級集成和實現的生產力瓶頸。同時，Xilinx專門針對Vivado推出了UltraFast 設計方法。UltraFast設計方法能加快面市步伐，快速調節數據源、約束條件與設置，以便精確預測設計進度。具體來說，UltraFast涵蓋：電路板與器件規劃、設計創建和 IP 集成、實現和設計收斂、配置和硬件調試這4個方面。

　　課程講師來自相關領域科研一線，具有扎實的理論功底和豐富的實踐經驗。課程內容結合了國外同類培訓課程內容和培訓講師的科研教學實踐，理論豐富，實驗合理，具有非常強的系統性和實用性，可以引導學員快速提高FPGA數字系統設計水平，更快創建設計，縮短開發時間，降低開發成本。

二、主辦單位：

中國高科技產業化研究會智能信息處理分會

北京中際賽威文化發展有限公司

北京中際孚歌科技有限公司

北京中際榮威科技有限公司

三、研修時間：2019年8月30-31日(29日報到) ?

四、研修地點：上海(具體地點及路線圖詳見報到通知)

五、培訓對象：

　　課程適合于FPGA器件進行科研和產品開發具有中等以上水平及對7系列FPGA有一定了解及熟悉的工程技術人員，也適合于相關專業領域具有相當水平的教師和研究生。

六、工具平臺：

硬件平臺：XUP Nexys4 DDR板卡 ?

軟件平臺：vivado 2018

七、授課形式：本課程采用理論講解與上機練習相結合的方式

八、授課大綱

7.1 ?7系列和Ultrascale的FPGA特征

• 7系列和Ultrascale的FPGA電源、配置電路；

• 7系列和Ultrascale的FPGA管腳分配策略；

• 7系列和Ultrascale的FPGA系統設計方法和策略，

• 時鐘和管腳分配技巧；

• 7系列和Ultrascale的FPGA和ZYNQ系統注意事項；

• 典型工程實例剖析；

7.2 ?Vivado入門實踐

• Vivado先進性說明以及開發模式；

• Vivado環境下時序與管腳約束XDC說明與實例；

• Vivado代碼管理模式；

• Vivado開發流程：創建工程、IP核、仿真、綜合、實現、下載以及硬件調試；

• Vivado FPGA驗證工具，平面視圖、時序分析、腳本技術等高級設計方法；

• 基于Vivado的加密可靠性設計；

• 用戶自定義IP核的開發、集成和調用；

• 典型實例輔助設計；

7.3 ?UltraFast 設計方法

• 管腳分配和PCB板卡設計建議；

• FPGA代碼建議技巧，涉及最基本的寄存器、狀態機、調試邏輯、ROM和RAM以及DSP架構；

• 參數、屬性和約束的綜合使用，打造可維可測的高效代碼；

• Vivado設計和實現策略以及自頂向下/自下向上設計流程剖析，簡要說明傳統模式和動態可重構差異；

• 綜合、實現屬性以及腳本相結合的高效FPGA設計方法；

7.4 ?Tcl腳本開發

• Tcl語言基礎，包括Tcl背景和語法、在Vivado IDE使用Tcl腳本、Tcl的“鉤子”腳本；

• 基于Tcl定制Vivado實現流程：用Tcl定制實現流程、增量流程設計；

• 基于Tcl的工程模式開發流程；

• 基于Tcl的無工程模式開發流程；

九、授課講師：

　　田老師：工學博士，畢業于北京郵電大學信號與信息處理專業。目前主要從事無線通信中的信號處理研究工作，負責和參與過多個百萬門級FPGA(從Virtex 2 Pro到目前的7系列芯片)開發項目，包括WCDMA基站原型機、VPX架構信號處理平臺等重大科研項目，部分設計已投入市場，取得了較大的經濟效益。此外，編寫了多本Xilinx大學合作計劃指定教材，涉及Xilinx公司最新版本的開發軟件使用教程。主講過多場培訓，深受學員好評。

十、收費標準：3500元/人，含資料、午餐、課時費、證書。

十一、課程咨詢：010-64113137