Power supply schemes

Power supply supervisor

Internal reset ON

????????有PDR_ON pin的MCU，PDR_ON pin被拉高的時候電源監視器被使能。沒有PDR_ON pin的MCU默認一直使能。

????????內部集成了power-on reset (POR) / power-down reset (PDR)

POR（上電復位）：當設備從斷電狀態接通電源時，POR電路會檢測電壓上升，并生成一個復位信號，確保芯片在電壓穩定前保持復位狀態，避免因電壓不穩定導致的錯誤操作。

PDR（掉電復位）：當電源電壓異常下降（如突然斷電）時，PDR電路會強制設備復位，防止電壓不足時出現不可預測的行為。

Brownout Reset (BOR)（欠壓復位）

????????當電源電壓暫時跌落（但未完全斷電，例如電壓波動）并低于某個閾值時，BOR電路會觸發復位。這避免了設備在電壓不足時運行異常（如程序跑飛、數據錯誤）。

????????上電的時候，POR/PDR激活，保證MCU在達到1.8V上電。當達到 1.8 V的 POR 閾值水平后，選項字節加載過程開始，確認、修改默認的 BOR閾值水平，或者永久禁用 BOR。STM32F407ZG提供三個 BOR 閾值。

????????當電壓低于閾值的時候，系統處于復位模式。

????????MCU里有一個programmable voltage detector (PVD)，當VDD/VDDA低于或者高于PVD閾值的時候會產生一個中斷。中斷服務程序可以產生一個警告信息讓MCU進入安全狀態。PVD由軟件使能。

Internal reset OFF

????????關閉內部reset時，需要一個外部電壓監視器，當供電電壓低于VDD時，保證MCU進入復位模式。

????????當VDD低于1.8V時，MCU保持復位狀態（硬件強制復位）。當運行溫度在0~70°C時閾值可能會降至1.7V。

????????當內部的reset關閉之后，POR、PDR、BOR、PVD都會失能。并且VBAT 功能已不可用，VBAT 引腳應連接至VDD。這樣做的優點是可以將系統的功耗降低。

?????????芯片的內部復位功能被關閉（如通過選項字節禁用BOR/PDR），此時僅依賴外部復位電路或手動控制。

Voltage regulator mode

電壓管理器有四種模式

????????Regulator ON打開時，主管理器模式(MR)、低功耗模式(LPR)、Power-down下電和Regulator OFF。

Regulator ON

MR是標準的管理模式，在此模式下，綜合考慮最大頻率和動態功耗對電壓進行比例縮放。

LPR 被用在stop模式下，LP regulator mode由軟件配置

Power-down用于Standby模式，只有進入Standby模式是才會被激活。調節器輸出處于高阻抗狀態，內核電路斷電，從而實現零功耗。寄存器和SRAM將被復位。

Regulator OFF

當管理器被關閉的時候，需要一個外部電壓V12為VCAP_1 and VCAP_2供電。由于內部電壓縮放不由內部管理，因此外部電壓值必須與目標最大頻率相匹配。

????????VCAP_1 and VCAP_2供電1.14V是最大頻率144Mhz，VCAP_1 and VCAP_2供電1.2V最大頻率168Mhz。?

? ?

Regulator OFF 時VCAP_1 and VCAP_2的兩個2.2uF的電容替換成兩個100nf電容。?

????????當調節器處于關閉狀態時，V12將不再進行內部監控。此時應使用外部電源監控器來監控邏輯電源域的 V12。為此，應使用 PA0 引腳，并將其用作 V12 電源域的上電復位信號。

當調節器處于關閉狀態時：

1、PA0不能被當做GPIO使用，它直接控制?V12 邏輯電源域（V12 logic power domain）?的復位功能，且該電源域?不受 NRST 主復位引腳控制。

2、PA0為低電平的時候，，芯片在?上電復位（Power-On Reset, POR）期間會禁用DEBUG模式。因此，若需支持?復位期間（或復位前）的調試連接，必須對?PA0 和 NRST 引腳進行獨立管理。

3、standby不可用

管理器關閉的時候需要考慮一下幾點：

????????VDD必須高于VCAP_1 and VCAP_2，避免電流倒灌，電流從 VCAP 引腳反向流入 VDD 電源域，損壞內部電路。

????????如果VCAP_1 and VCAP_2達到V12最小值的時間快于VDD達到1.8V的時間。PA0會保持低電平，直到VDD和VCAP_1 and VCAP_2達到各自的最小值。????????

?

????????如果VCAP_1 and VCAP_2達到V12最小值的時間慢于VDD達到1.8V的時間。需通過外部強制拉低 PA0引腳來確保芯片安全初始化?

?

當系統滿足以下兩個條件時，PA0引腳必須復位：

VCAP_1/VCAP_2電壓 < V12最小值（如1.2V）

VDD電壓 > 1.8V（保持有效供電）

?

?