一、什么是標識符（Identifier）

在 Verilog 中，標識符是用戶定義的名字，用于標識模塊、變量、端口、函數、任務、參數、宏定義等各種語言要素。

就像 C 語言的變量名、函數名一樣，Verilog 中的標識符為 HDL 代碼提供了可讀性與結構組織的能力。

---

二、Verilog 標識符的定義規則（IEEE Std 1364/1800）

1. 普通標識符（不帶轉義字符）

• 必須以字母（az, AZ）或下劃線 _ 開頭
• 后續字符可以是字母、數字、下劃線
• 不能包含空格、特殊符號（如 +、-、$、# 等）
• 大小寫敏感，Data 與 data 是不同標識符

? 合法示例：

counter
_Data
temp123

? 非法示例：

1data      // 以數字開頭
data-out   // 包含非法字符 '-'
data out   // 包含空格

---

2. 轉義標識符（Escaped Identifier）

若用戶希望使用特殊字符（如 -、空格、保留字等）作為名字，可以使用反斜杠 \ 開頭，空格或換行符結束。

\reset-mode     // 合法
\for            // 合法，即使 'for' 是關鍵字
\State  // 空格結束（Verilog 解析時認為 \State<space> 是完整標識符）

注意：

• 轉義標識符本質上是字符串，與普通標識符區分開來
• 實際工具支持程度依賴具體仿真器、合成器，一般不推薦使用

---

3. 特殊用途的標識符

類型	示例	用途說明
模塊名	module adder;	模塊定義
端口名	input clk;	信號接口命名
變量名	reg [7:0] data;	數據寄存器
參數	parameter WIDTH = 8;	可配置參數
宏定義	`define SIZE 16	宏名
函數/任務名	function [3:0] encode;	子程序

---

三、命名規范建議（工程實踐）

為了提高工程可維護性與團隊協作效率，推薦遵循如下命名習慣：

項目	命名建議
模塊名	全小寫，功能清晰，如 uart_tx
寄存器	reg_ 前綴，如 reg_status
線網（wire）	w_ 前綴，如 w_valid
輸入端口	i_ 前綴，如 i_clk, i_reset
輸出端口	o_ 前綴，如 o_data
狀態機狀態	STATE_IDLE, STATE_READ（全大寫）
宏定義	`DATA_WIDTH，全部大寫
參數	PARAM_DEPTH, PARAM_WIDTH

---

四、與關鍵字的區別

Verilog 語言有一套保留字和關鍵字，例如 module、always、if、begin、end 等，不能直接作為普通標識符使用。

但是，可以使用**轉義方式 \module （注意空格）**作為標識符，但這通常是不推薦的編碼風格。

---

五、實用技巧

1. 變量與端口重名

Verilog 允許如下寫法（盡管不推薦）：

module example(input clk, output clk);  // 合法，但極易混淆

建議避免變量與端口重名，尤其在多模塊交互與層級例化時。

---

2. 結合 generate 與 genvar 使用命名

genvar i;
generatefor (i = 0; i < 4; i = i + 1) begin : gen_blkwire [7:0] data;end
endgenerate

此處 gen_blk 是命名塊（Named generate block），可在實例化層次中通過 gen_blk[0].data 訪問。

---

總結：Verilog 標識符小結表

屬性	普通標識符	轉義標識符
開頭	字母/下劃線	\ 開頭
組成	字母、數字、下劃線	任意字符（直到空格）
是否推薦	? 是	?? 不推薦
是否區分大小寫	? 是	? 是
可否與關鍵字重復	? 否	? 可以