本節提供了關于使用 SpyGlass Power Verify 解決方案 的相關信息。內容組織如下：
- SpyGlass Power Verify 簡介
- 運行 SpyGlass Power Verify 解決方案
- 在 SpyGlass Power Verify 解決方案中評估結果
- SpyGlass Power Verify 解決方案中的參數
- SpyGlass Power Verify 報告
1 SpyGlass Power Verify 簡介
SpyGlass? Power Verify 解決方案是 SpyGlass Predictive Analyzer? 的一個可選模塊，包含多種與低功耗使用相關的檢查規則。
1.1.1 SpyGlass Power Verify 解決方案的目標
SpyGlass Power Verify 解決方案的目標是引導設計向更低功耗的方向發展，并最終實現功耗閉合。該解決方案適用于以下設計階段：
- RTL 階段
- 網表（Netlist）階段
- 電源網絡表（PG Netlist）階段
1.1.2 低功耗設計方法論
低功耗設計需要成功實施一套設計方法，可能包括以下技術：
- 多電壓域（Multiple voltage domains）
- 應對漏電功耗的特殊技術（Special techniques to deal with leakage power）
- 電源關斷（Power Shut-Off，PSO）
- 使用多閾值標準單元（HVT/SVT/LVT）
- 背偏置概念（Back-biasing concept）
- 多電源域（Multiple power domains）
- 狀態保持電源門控（State Retention Power Gating，SRPG）
- 頻率縮放動態偏置（Frequency Scaling Dynamic Biasing）
- 動態源極偏置（Dynamic Source Biasing）
- 細粒度電壓調節（Fine Grain Voltage Scaling）
- 一系列可用于構建功耗感知設計的技術
1.1.3 SpyGlass Power Verify 解決方案的作用
SpyGlass Power Verify 解決方案有助于指導設計中電源意圖（UPF/CPF）的開發，確保其：
- 融入了低功耗設計技術
- 遵循因技術進步而不斷演進的新型低功耗設計方法
SpyGlass Power Verify 解決方案包含一組針對特定目的的規則，涵蓋與某些電源標準或低功耗設計需求相關的規則。此外，該工具具有良好的擴展性，使用戶能夠更輕松地開發和管理自定義的規則組合。
1.2 低功耗設計
低功耗設計是指那些被設計為使用更少電能的電子系統。
在設計流程的早期階段就能識別并解決潛在的低功耗設計問題，對于提高整個設計過程的效率至關重要。如果我們能在 RTL 代碼開發階段就處理這些問題，就可以獲得更加優化的設計方案，并提升后續設計流程中所用工具的整體效率。此外，高質量的 RTL 代碼不僅有助于當前系統的實現，也為未來的版本迭代帶來了顯著優勢。
通過預測性分析來研究這些問題的主要目標，是構建一個系統，該系統能夠基于一系列策略來指導 RTL 設計流程，使其在給定的設計約束條件下高效地達成設計目標。
這一點在低功耗設計的背景下尤為重要，因為每一個低功耗設計都有其獨特性，并往往伴隨著各自特有的問題需要解決。
2 運行 SpyGlass Power Verify 解決方案
SpyGlass Power Verify 解決方案可以通過以下兩種方式運行：
-
使用 Tcl Shell 接口
請參考《Tcl Shell 接口用戶指南》 -
使用 SpyGlass Explorer 圖形用戶界面（GUI）
請參考《SpyGlass Explorer 用戶指南》
本節內容組織如下幾個子章節：
- 運行 SpyGlass Power Verify 的前提條件
- 在 SpyGlass Power Verify 解決方案中使用技術庫
- SpyGlass Power Verify 解決方案支持的文件類型
- 在 SpyGlass Power Verify 解決方案中使用約束
- 在 SpyGlass Power Verify 解決方案中使用命令
- 在 SpyGlass Power Verify 解決方案中使用參數
- 使用 SpyGlass Power Verify 目標
- 使用規則助記符（Rule Mnemonics）
2.1 運行 SpyGlass Power Verify 的前提條件
在運行 SpyGlass Power Verify 之前，請確保你已完成以下準備工作：
-
成功將設計讀入 SpyGlass。有關詳細信息，請參考《SpyGlass Explorer 用戶指南》中的“設置設計（Setting up a Design）”部分。你應該確保所分析的設計中，未預期的黑盒（black boxes）數量最少。
-
在分析中包含適當的技術庫（.lib 文件）。請參考《SpyGlass Explorer 用戶指南》中的“通過 .lib 文件指定功能信息”部分。你需要能夠訪問所有用于分析的 PVT 角（corner）和閾值電壓（Vt）選項所對應的所有
.lib文件。以下是一個
.lib文件的示例：library (example) {cell (AND2X1) {pg_pin(VDD) { pg_type : primary_power; }pg_pin(VSS) { pg_type : primary_ground; }pin(A) { direction : input; }pin(B) { direction : input; }pin(Y) { direction : output; function : "A&B"; }} } -
閱讀以下章節內容：
- 使用技術庫
- SpyGlass Power Verify 解決方案支持的文件類型
-
（可選） 如果你使用電源配置文件（如 UPF 或 CPF）來定義電源管理策略，則應確保擁有與你要分析的 RTL 對應的這些文件。
2.2 使用技術庫（Technology Library）
SpyGlass Power Verify 解決方案中的某些規則要求你使用在技術庫中定義的屬性來指定特定信息。
下表列出了支持的庫屬性及其描述和語法：
| 屬性名稱 | 描述 | 語法 |
|---|---|---|
always_on | 當指定給某個引腳時，表示該引腳由一個始終開啟（always-on）信號驅動；當指定給某個單元時，表示該單元是一個始終開啟的單元。 | always_on : always_on_pin | always_on_cell |
input_voltage_range | 指定電平轉換器輸入引腳在所有可能工作條件下允許的電壓范圍（可在多個庫中定義）。 | input_voltage_range (lower_bound, upper_bound) |
is_level_shifter | 指定一個單元是否為電平轉換器單元。 | is_level_shifter : <true | false> |
is |
)
