以下是PCB設計的系統性注意事項總結，涵蓋布局、布線、電源/地處理、EMC、制造工藝及驗證等關鍵環節，依據行業規范與最佳實踐整理：
一、布局設計規范
- 器件優先級策略
- 先固定接口器件（電源插座、連接器），鎖定位置后布局關鍵IC（處理器、存儲器）
- 高頻器件（時鐘、晶振）引腳走線≤10mm，遠離開關電源、磁性元件
- 發熱元件（功率IC、變壓器）預留散熱空間，≥3mm間距，必要時加散熱銅箔
- 分區與隔離
- 模擬/數字電路物理分隔，用地縫或獨立電源層隔離
- 高壓區域（如AC-DC模塊）與其他電路間距≥2.5mm，開槽處理防爬電
二、布線核心原則
- 高速信號處理
- 差分對設計：長度匹配公差≤5mil，間距≥3倍線寬；避免跨越地平面分割，必要時用0.1μF電容橋接地
- 過孔優化：反焊盤直徑≥30mil，換層時增加地孔；高速信號過孔數≤2個，靠近源端放置
- 拓撲結構：菊花鏈拓撲用于內存布線，星形拓撲用于時鐘分發
- 關鍵走線規則
- 3W原則（線中心距≥3倍線寬）減少串擾，45°或圓弧拐角避免直角
- 敏感信號（復位、JTAG）包地處理，兩側地線間距≤20mil
三、電源與地系統設計
- 電源層策略
- 多層板采用分區供電（AVDD/DVDD分離），避免重疊電源層
- 電源線寬≥40mil（1A電流/mm），入口處加π型濾波
- 去耦電容布局
- 貼片電容（0402封裝優先）靠近IC電源引腳≤2mm，BGA四周均勻分布
- 電容下方挖空1-2層地銅，減少寄生電感
- 地平面完整性
- 避免地平面分割，高速信號參考完整地；連接器無接地Pin時增加地通孔
四、EMC/EMI防護措施
- 噪聲抑制技術
- 時鐘電路：晶振外殼接地，時鐘線內層走線并加屏蔽罩
- 開關電源：輸入/輸出濾波器靠近接口，MOSFET環路面積最小化
- 敷銅與屏蔽
- 網格敷銅（≥10mil網格）優于實心銅，減少熱應力變形
- 敏感區域用Guard Ring（保護環）隔離，環寬≥20mil
五、制造工藝要求
- 可制造性設計(DFM)
- 線寬/間距≥5mil（常規信號），過孔孔徑≥8mil（板厚1.6mm時）
- 字符設計：線寬≥6mil，高度≥32mil，避開焊盤≥10mil
- 層疊結構規劃
- 四層板推薦疊層：Top-GND-POWER-Bottom
- 高速板優先選擇低Dk材料（如FR-4的Dk=4.3）
六、驗證與調試準備
- 設計后驗證
- DRC檢查后執行網絡比對（Netlist vs PCB），排查開路/短路
- 使用SI/PI仿真工具驗證信號完整性（如阻抗連續性、眼圖質量）
- 可測試性設計(DFT)
- 關鍵信號預留測試點（直徑≥40mil），遠離高壓區
- 串行總線（如I2C）增加隔離跳線點
關鍵問題避坑指南：
- BGA出線：走出后線寬恒定，阻抗突變≤10%
- ESD防護：TVS管距接口≤5mm，信號先經ESD再進入濾波器1
- 拼板設計：V-CUT位置無走線，工藝邊≥5mm，郵票孔連接時孔徑≥0.8mm
通過分層規劃、約束驅動的設計流程（如先定義阻抗-再布局-后仿真迭代），可系統性規避90%的PCB故障風險。實際設計中需結合具體信號速率（如USB3.1需10Gbps差分對）調整規則，建議使用Altium Designer的約束管理器或Cadence Allegro的Xnet功能進行精細化管控。
)
