（一）低功耗isolation cell的目的
低功耗架構設計需要前后端拉通規劃，前端設計有PMU功耗管理單元，比如A模塊電壓常開，B模塊電壓可關斷，那么請思考，當B模塊關斷電壓后，B模塊輸出到A模塊的信號是怎樣的驅動力？會造成什么結果？
后果1：
假如電源的工作電源為1.2V，當B模塊關斷電壓后，B模塊輸出到A模塊的信號(X態)可能為0~1.2V中任意電壓，如果X處在中間電平0.6V，若這個信號送給電壓常開域中的一個反相器，就會導致這個反相器的PMOS和NMOS都導通，就會存在一個短路電流從電源流經PMOS、NMOS再到地，造成功耗浪費。
后果2：
假如電源的工作電源為0~1.2V，那么X態信號可能隨著溫度、電壓等環境因素改變而震蕩，導致常開電壓模塊的邏輯功能出現不可預知的錯誤，甚至引起系統宕機，造成芯片功能的不可靠，芯片上到汽車、飛機上去后，不堪設想。
?因此，當A模塊電壓常開，B模塊電壓可關斷，在B模塊關斷電壓后，B模塊輸出到A模塊的信號需要用isolation cell進行電壓鉗位(clamp 0或者clamp 1信號)，這樣就避免了X態的傳播。
也就是說Isolation cell連接的兩端分別是power gated domian和always_on_domain，Isolation_cell的作用就是將power gated domian輸出到always on domain的信號隔離，以防止power gated domian電源關閉后輸入到always on domian的信號出現不確定狀態(如X態等)。
（二）低功耗isolation cell的類型
isolation cell一般有sink side、source side兩種類型。
什么是sink side？
即isolation cell放置于常開電壓域PD_ON，只需要一組電源，推薦使用這種類型，較為簡潔。
什么是source side？
即isolation cell放置在power gated?domain(PD_SHUT)里面，但是需要接常開電源(VDDG)供電，保證power?gated?domain(PD_SHUT)的電壓關閉后，isolation仍能輸出clamp值。這種情況下，isolation cell一般得有兩組電源，分別是primary power(VDD)和?backup power(VDDG)，當VDD關斷后，VDDG就供電，否則isolation誰來供電輸出clamp值呢。
isolation cell的結構（下圖為source side isolation類型）：
（三）低功耗isolation cell的結構
上面介紹了模塊電壓關閉之后，其輸出需要isolation cell進行鉗位的原因，以及isolation cell的兩種類型及兩組電源的需求，通常isolation cell和Level Shifter一起連用，AND和OR門都可以組成一個isolation cell;
1. AND類型：輸出iso成0；
2. OR類型：輸出iso成1；
首先看AND類型，EN有效時（置0），輸出Y(isolation)=0，請思考下圖的類型是source類型還是sink類型？
展開與門電路結構如下圖右邊部分，請思考，下圖Y輸出是否和上圖一致？ISO_EN是高有效還是低有效？想通了就很有趣！
isolation實現clampe_0功能
然后我們看OR或門類型：ENB有效，Y就被鉗位為1。
或門展開電路如下圖右邊部分，請思考下圖ISO_EN是1有效嗎？管子是如何工作才能鉗位輸出？鉗位輸出是1嗎？是不是很有趣！
綜上，通常Isolation cell和Level Shifter一起連用，AND和OR門都可以組成一個isolation cell。Isolation可以放在input端，output端或者第三方Voltage Area中，但是考慮到power-on rail的走線，isolation cell自身的功耗，一般還是放在input端比較好，因為放在input端不需要always-on的power。
（四）低功耗isolation cell的UPF語法
set_isolation ISO0_PD_SHUT?指定isolation cell的添加rule，相當于前綴名稱
-domain PD_SHUT?指定添加isolation cell的voltage area
-applies_to?input?指定isolation cell在voltage area的input還是output
-diff_supply_only true?指定cell port上是否允許有其他supply
-loacation parent?指定isolation的放置位置，parent代表放在driver pin的父module
-isolation_signal?PMU/iso_en?指定isolation cell的isolation 控制信號
-calmp_value 1?指定isolation cell的輸出值
景芯微SoC團隊業務
景芯微SoC團隊業務介紹：
-
提供SoC、MCU、ISP、CIS等芯片設計服務
-
提供芯片設計、驗證、DFT、后端全流程設計服務
-
提供后端設計工藝包括7nm、12nm、28nm、40nm、55nm、65nm、90nm、110nm、180nm等節點，提供極具性價比的投片渠道
景芯SoC訓練營，讓每個人都能設計一款SoC/MCU芯片！
選拔優秀訓練生加入我們的設計外包團隊，兼職做項目！
【全網唯一】景芯SoC是一款用于【芯片全流程培訓】的低功耗ISP圖像處理SoC，采用低功耗RISC-V處理器，內置ITCM SRAM、DTCM SRAM，集成包括MIPI、ISP、USB、QSPI、UART、I2C、GPIO、以太網MAC控制器等IP，采用SMIC40工藝設計流片。
-
CPU: RISC-V
-
ITCM: 64KB
-
DTCM: 64KB
-
外設：MIPI/USB/HDMI/UART/I2C/QSPI
-
系統時鐘：100MHz
-
MIPI RX解碼
-
ISP圖像處理
-
HDMI接口
(一)SoC前端課程，您將學會
-
高速接口的Verilog設計實現
-
圖像算法及Verilog設計實現
-
MIPI通信協議的Verilog實現
-
Lint、CDC檢查及UVM驗證
-
后仿真
僅前端一門課程內容就抵得上其他培訓機構的5-6門課程。
(二)SoC中端課程，您將學會
-
DFT設計(芯片級)
-
Synthesis邏輯綜合(芯片級）
-
低功耗UPF設計、CLP技術
-
formal驗證等技術
僅中端一門課程內容就抵得上其他培訓機構的4-5門課程。
(三)SoC后端課程，您將學會
-
布局布線(低功耗FF flow)
-
StarRC/QRC
-
STA/Tempus
-
功耗分析
-
DRC/LVS設計
僅后端一門課程內容就抵得上其他培訓機構的3-4門課程。
課程提供服務器供大家實踐！帶你從算法、前端、DFT到后端全流程參與SoC項目設計。更多內容，請聯系號主報名，登錄服務器實踐，工程數據分割為如下三個部分。
圖像處理的數據通路：
景芯SoC的CRG設計：
一鍵式完成C代碼編譯、仿真、綜合、DFT插入、形式驗證、布局布線、寄生參數抽取、STA分析、DRC/LVS、后仿真、形式驗證、功耗分析等全流程。升級后的芯片設計工程V2.0 flow如下：
SoC一鍵式執行flow
MIPI DPHY+CSI2解碼
數字電路中經典設計：多條通信數據Lane Merging設計實現
數字電路中經典設計：多條通信數據Lane Distribution實現
UPF低功耗設計
全芯片UPF低功耗設計(含DFT設計)
低功耗設計前，功耗為28.75W
低功耗設計后，休眠時，功耗為21.45mW，降低7mW
芯片的版圖設計V1.0
芯片的版圖設計V2.0
低功耗設計的DRC/LVS，芯片頂層的LVS非常具有挑戰性！業界獨一無二的經驗分享。
ISP圖像處理
-
? ?dpc - 壞點校正
-
? ?blc - 黑電平校正?
-
? ?bnr - 拜耳降噪
-
? ?dgain - 數字增益?
-
? ?demosaic - 去馬賽克
-
? ?wb - 白平衡增益?
-
? ?ccm - 色彩校正矩陣?
-
? ?csc - 色彩空間轉換 (基于整數優化的RGB2YUV轉換公式)
-
? ?gamma - Gamma校正 (對亮度基于查表的Gamma校正)
-
? ?ee - 邊緣增強
-
? ?stat_ae - 自動曝光統計?
-
? ?stat_awb - 自動白平衡統計
CNN圖像識別
支持手寫數字的AI識別：
仿真結果：仿真識別上圖7、2、1、0、4、1、4、9
前端設計目錄
中端設計目錄
后端設計目錄
歡迎加入【全棧芯片工程師】知識星球交流技術，從算法、前端、DFT到后端的全流程設計交流。點擊下方圖片，加入知識星球！
歡迎加入CIS+ISP技術交流群，先加我微信，我拉你進群！
歡迎加入MCU芯片設計交流群，先加我微信，我拉你進群！
事務)
