結合RISC-V CPU架構對中斷系統七個關鍵問題的詳細解析，按照由淺入深的結構進行說明：

---

一、中斷請求機制（問題①）

硬件基礎：
RISC-V通過CLINT（Core Local Interrupter）和PLIC（Platform-Level Interrupt Controller）實現中斷請求傳遞。
? 內部中斷（定時器/軟件中斷）由CLINT直接向CPU發送請求

? 外部中斷（如GPIO、外設）通過PLIC統一收集，PLIC的每個中斷源有獨立ID（如UART=10，SPI=14）

軟件協作：
mip（Machine Interrupt Pending）寄存器各bit位對應不同中斷類型，CPU通過輪詢mip.MEIP（外部中斷掛起）等標志位感知請求。

---

二、中斷優先級判定（問題②）

硬件仲裁規則：

1. RISC-V特權架構強制優先級：
   ? 異常 > 外部中斷 > 定時器中斷 > 軟件中斷

   ? 緊急程度：Non-maskable中斷（NMI） > 可屏蔽中斷

2. PLIC動態優先級：
   ? 每個中斷源可配置0-7級優先級（實際芯片可擴展）

   ? 仲裁邏輯：優先級數值高者優先，同級則ID小者優先

軟件策略：
通過PLIC_priority寄存器動態調整優先級，例如網絡中斷優先級可設為7，鍵盤中斷設為3。

---

三、中斷響應條件（問題③）

響應三要素：

if ((mstatus.MIE == 1) &&   // 全局中斷使能(mip & mie) != 0 &&    // 中斷使能掩碼匹配(current_privilege <= interrupt_privilege)) // 特權級檢查
{trap_handler();        // 觸發中斷響應
}

響應過程：

1. 凍結流水線，保存pc到mepc
2. 保存mstatus狀態到MPP和MPIE字段
3. 跳轉到mtvec寄存器指定的中斷向量表基地址

---

四、現場保護機制（問題④）

硬件自動保存：
? mepc：被中斷指令地址

? mcause：中斷原因代碼（如0x8000000B表示外部中斷）

? mtval：附加信息（如非法指令的具體編碼）

軟件手動保存：

// 典型上下文保存代碼
csrrw sp, mscratch, sp   // 切換專用棧指針
addi sp, sp, -32*4
sw x1, 0(sp)             // 保存通用寄存器
sw x2, 4(sp)
...
sw x31, 124(sp)

---

五、中斷服務程序跳轉（問題⑤）

向量化處理模式（mtvec.MODE=1）：

void __attribute__((interrupt)) handle_irq() {uint32_t cause = mcause & 0xFFF;void (*handler)(void) = vector_table[cause]; // 向量表跳轉handler();
}

統一處理模式（mtvec.MODE=0）：

csrr a0, mcause         // 讀取中斷原因
andi a0, a0, 0x3FF     // 提取中斷ID
slli a0, a0, 2         // 計算偏移量
la t0, irq_handler_table
add t0, t0, a0
jalr t0                // 跳轉到具體處理程序

---

六、現場恢復與返回（問題⑥）

恢復階段：

1. 寄存器恢復：

   lw x31, 124(sp)      // 反向恢復寄存器
   ...
   lw x1, 0(sp)
   addi sp, sp, 32*4
   csrrw sp, mscratch, sp
   

2. 特權返回指令：
   mret指令同時完成：
   ? 恢復mstatus.MIE

   ? 跳轉回mepc地址

原子性保障：
恢復過程需關閉中斷（csrci mstatus, 8），防止恢復過程中斷。

---

七、嵌套中斷處理（問題⑦）

硬件支持：
? mstatus.MPIE保存進入中斷前的MIE狀態

? mstack專用中斷棧指針寄存器（部分擴展實現）

軟件實現步驟：

void nested_irq_handler() {csrwi mstatus, 0x88    // 開啟嵌套中斷（MIE=1, MPIE=1）push_registers();      // 使用獨立中斷棧// 處理新中斷...pop_registers();csrwi mstatus, 0x08    // 關閉當前層中斷
}

深度控制：
通過mstack指針偏移量檢測嵌套深度，防止棧溢出。

---

硬件/軟件協同全景

（圖示：綠色部分為硬件自動處理，藍色為軟件處理流程）

關鍵配置寄存器：

寄存器	功能描述
mstatus	全局中斷使能(MIE)、特權模式
mie	中斷類型使能掩碼
mip	中斷掛起狀態
mtvec	中斷向量表基址
mscratch	專用棧指針暫存

通過以上軟硬協同機制，RISC-V實現了符合POSIX標準的可搶占式中斷系統，典型中斷延遲可控制在10-30個時鐘周期。實際應用中需結合具體芯片實現（如SiFive E系列與U系列中斷控制器差異）進行優化配置。