高速電路設計概述

1.1 低速設計和高速設計的例子

本節通過一個簡單的例子，探討高速電路設計相對于低速電路設計需要考慮哪些不同的問題。希望讀者通過本例，對高速電路設計建立一個表象的認識。至于高速電路設計中各方面的設計要點，將在后續章節展開詳細的討論。

【案例1-1】簡化的存儲電路模塊

下圖是一個經簡化后典型的存儲模塊原理圖。對于同樣的簡化原理圖，根據以下兩種不同的客戶需求，需要設計不同的存儲系統，一種是低速系統，一種是高速系統。

1.1.1 低速設計

第一個客戶需求是，設計一套機床臺面振動監測系統，要求每20ms（ms：毫秒）檢測一次振動信息，然后把數據存儲到存儲器內，每分鐘把存儲器內存儲的3000個數據讀取出來，并做一定的運算處理（該算法的實現方式是，讀取一個數據即處理一次，數據處理完成即丟棄），得到一個體現一分鐘內振動量的值，并在顯示器上顯示，數據讀取和處理的過程不超過1s（s：秒），在此期間，可以暫停數據采樣。

首先進行需求分析。這是一套采樣率為0.02秒/次的采樣系統，每0.02s對振動信息采樣一次并存儲到存儲器里，則每60s需要對3000個數據進行運算處理并通過串口，將運算結果傳送出去。振動傳感器的選型及其放大電路的設計不在本例中討論，本例主要研究該監測系統的存儲部分。另外，假定傳感器輸出電信號的采樣值用8位二進制，即一個字節表示。

從成本以及功能考慮，可以選擇由單片機及小容量存儲器組建在本存儲系統。

U1選擇某款51系列的單片機，主頻為12MHz（MHz：兆赫茲），外部總線的最高運行速率可達1MHz。U2選擇為能和該單片機直接接口的小容量RAM（隨機存儲器）。在本例中，采樣速率的要求是50Hz（每0.02s采樣一次），則存儲器寫入的速度可設定為0.0025秒/位（0.02/8位）。假定單片機對數據的處理時間相對于讀取時間可以忽略，則存儲器讀取速度可設定為42微秒/位（1秒/3000/8位）。

主要芯片選型完成后，進行詳細設計。

該電路耗電不多，因此電源U3選用LDO（低壓差線性穩壓器），電容C1是電源的去耦電容，根據U3器件資料的要求，選取為10uF（uF：微法）。本設計所要求的數據傳輸速率較慢，是一個典型的低速電路，可以采用集總式系統的思維來分析。在設計中需要考慮以下要點：

（1）CPU和存儲器選型。選擇51系列的單片機和小容量的RAM。這在需求分析階段已經完成。

（2）總功耗。即U1、U2全速運行時，整個電路板的最大功耗，要求電源U3必須能提供該最大功率，且還有20%的裕量。例如，U1的最大功耗是140mW（mW：毫瓦），U2的最大功耗是60mW，則要求U3至少能提供240mW的功率。如果U1、U2的工作電源電壓Vcc都是5V，則要求U3至少能提供電流50mA（mA：毫安）。

（3）電源U3選型。根據第4章的內容，可以選擇低成本且應用簡單的LDO類型的電源器件，如7805。

（4）電容C1選型。根據第4章的內容，選擇10uF鉭電容。

1.1.2 高速設計

第二個客戶的需求是，設計一套應用在以太網交換機的主控板，該交換機需要支持12個GE（GE：千兆以太網），且支持全交換。本例仍僅討論存儲部分的設計。

簡化后的原理圖仍然采用圖1.1，不過在本例中，我們將采用不同的芯片來組建高速電路。這是一個典型的高速電路，需要采用分布式系統的思維來分析。

（1）CPU選型。在三層交換機中，主控板CPU需要支持全系統的控制鏈路，還需要支持以太網的很多特性。經過仔細的性能分析后，U1選用內部工作頻率達1.5GHz（GHz：吉赫茲，1GHz=10^9MHz）的Freescale公司的PowerPC MPC8547。

（2）存儲器選型。根據性能需要，U2選用Micron公司的數據速率達667Mbps（Mbps：兆比特每秒）的DDR2 SDRAM DIMM條，總容量為1GB（GB：吉字節）。本書第4章將詳細討論DDR2 SDRAM存儲器的選型與應用。

（3）電源選型。為簡化描述，此處僅考慮MPC8547和DDR2 SDRAM DIMM條之間共同的電源1.8V，并假設圖1.1中Vcc為1.8V。U3需選擇能輸出1.8V的DC/DC電源芯片，具體選型考慮的因素將在本書第4章中介紹。DC/DC電源芯片的工作需要配合電感、MOSFET（金屬氧化物場效應管）、電容等器件。對電感、電容等器件的選型，可參考書第2章的內容，對MOSFET器件的選型，可參考書第4章的內容。

（4）電容C1選型。C1可選擇為220uF的鉭電容，具體選型的依據將在本書第4章中介紹；根據U1和U2的工作電壓，C1的額定電壓可以選擇為6.3V；根據PCB（PCB：印制電路板）的空間要求，電容的尺寸可選擇為2412（將在本書第2章中介紹）為保證U1和U2的穩定工作，要求電容精度達到10%；由于運行速度高，該電容還需要有較小的ESR（等效電阻）以實現快速響應。對電容的選型，將在第2章中詳細介紹。

（5）除C1以外，還需要給Vcc提供其他電容，以濾除電源電路上的干擾。在本書第4章和第8章中將介紹，當器件高速運行時，在電源Vcc上將產生較大的高頻噪聲，為了保證高速器件獲得干凈的電源，需要在U1和U2的每個Vcc電源引腳處，就近放置一個容值為0.1μF或者1μF的陶瓷電容，根據PCB上可使用的面積，建議選擇小尺寸封裝的電容，如0402尺寸；在功耗較大的設計中，還應考慮放置穩定性，需要選用X7R的電容類型，根據器件工作電壓，電容的額定電壓可選擇為10V。這一部分的選型，涉及本書第2、4章的相關內容。

（6）邏輯器件選型。在U1和U2之間，如果由于速率或者工作電壓不同而無法直接接口，則還需要用到邏輯器件以實現橋接，可參考書第3章的相關內容進行邏輯器件的選型和應用。

（7）時序分析。高速電路中，信號在PCB上的走線長度對器件的時序要求至關重要，本書第5章將詳細介紹時序分析和設計的方法。

（8）復位和時鐘電路設計。MPC8547有多種復位要求，如上電復位、硬件復位、軟件復位等，同時還要求提供多種時鐘（如內核工作時鐘，接口時鐘等），關于復位和時鐘電路的詳細設計要求，可參考書第6章的內容。

（9）原理圖和PCB的設計。經過前面的步驟，在完成對各種器件的選型后，對原理圖的繪制，可參考書第1章的內容，而對PCB的設計，可參考書第5章的內容。

（10）防護和EMC（電磁兼容性）設計。對高速接口，還需要參考本書第8章的內容，以進行防護和EMC設計。

（11）調試。設計完成后，需要驗證電路的功能。該設計屬于高速設計，因此，還需要對單板上的電源、高速信號等進行相關測試，相關內容將在第4、7、8章介紹。

由此可見，相對低速電路設計，高速電路設計要求設計者考慮的因素更多，本書的后續章節，將一一探討這些內容。

1.2 如何區分高速和低速

高速設計區別于低速設計，簡單來說，就是分布式系統思維和集總式系統思維的區別。

那么，多高的信號速度才算高速？在討論這個問題之前，需要注意避免進入以下兩個誤區：

誤區1 信號周期頻率Fclock高的才屬于高速設計。事實上，設計中需要考慮的最高頻率往往取決于信號的有效頻率（或稱轉折頻率）Fknee。

如圖1.2所示，Tclock是信號的時鐘周期，Tr(10%-90%)是信號的10%-90%上升時間，則信號的周期頻率與有效頻率分別定義為：

Fclock=1/Tclock(1.1)

Fknee=0.5/Tr(10%-90%)(1.2)

由數字信號處理的知識可知，現實世界中的任何信號都是由多個頻率分量的正弦波疊加而成的。以方波為例，周期頻率為F的理想方波，由頻率為F的正弦波及其奇數次諧波（頻率分別為3F、5F、7F等）組成，定義各正弦波分量的幅值為Vn，其計算公式為：

Vn=2/(3.14xn)(1.3)

根據式(1.3)，一次諧波分量的幅值V1=0.64V，三次諧波分量的幅值V3=0.21V，五次諧波分量的幅值V5=0.13V。即隨著頻率的升高，各級諧波分量的幅值與頻率成反比。

現實中的信號，隨著頻率的升高，其各級諧波分量的幅值比理想方波中相同頻率正弦波分量的幅值下降得更快，直到某級諧波分量，其幅值下降到理想方波中對應分量的70%（即功率下降到50%），定義該諧波分量的頻率為信號的有效頻率[57]。對現實中的多數信號而言，有效頻率可由式(1.2)計算。

誤區2 電容、電感是理想的器件。

在低速領域，電容、電感的工作頻段比較低，可以認為它們都是理想的器件。但在高速領域，電路板上的電容、電感等已經不能被簡單地視為純粹的電容、電感。例如，當電路的兩端用一個電容C相連時，在低速電路中，這兩端被視為斷路，而在高速電路中，假定其工作頻率為F，則電容C表現的電抗值為1/(2πFXC)，在工作頻率很高的情況下，該電容C的電抗值變得很小，表現為短路。同理，在低速電路中表現為短路的電感，在高速電路中表現為斷路。本書第2章將詳細介紹在何種頻率點上，電容和電感將發生這種屬性的變化。

在認清了以上兩個誤區后，我們再重新回到如何區分低速信號與高速信號的問題。

這里講的低速信號為傳輸路徑上各點的電平大致相同的信號，高速信號為傳輸路徑上各點電平存在較大差異的信號。

對低速信號而言，由于傳輸路徑上各點電平近似相同，因此，可采用集總式的思維來看待傳輸路徑，即傳輸路徑上各點的狀態相同，在分析時，可被集中成一點；對高速信號而言，傳輸路徑上各點的電平不同，需要用分布式的思維來看待傳輸路徑，即不能將傳輸路徑集中成一點來看待，而應視為多個狀態不同的點。

由此可知，高速與低速的區分，不僅取決于信號頻率，還取決于信號傳輸路徑的長度，僅僅依據信號頻率，并不能做出信號屬于高速還是低速的結論。

一般而言，在信號傳輸路徑的長度（即信號線的長度）小于信號有效波長的1/6時，可以在該傳輸路徑上，各點的電平狀態近似相同。

信號波長與信號頻率的關系如下：

λ=c/F(1.4)

式中 λ——信號波長；
c——信號在PCB上傳輸的速度，該速度略低于光速，與信號走線所在的層有關，為討論方便起見，此處將c視為常數；
F——信號的頻率。

在c為常數的前提下，λ與F成反比，即信號頻率F越高，其波長越短，則低速和高速分水嶺的信號線長度越短，反之亦然。

因此，在信號頻率已知的前提下，可以確定低速和高速分水嶺的信號線長度。顯然，根據前面的討論，此處的信號頻率應采用信號的有效頻率Ftrans而不是信號的周期頻率Fclock。

綜合上述，區分高速和低速信號的步驟如下：

第一步，獲得信號的有效頻率Ftrans和走線長度L。

第二步，利用Ftrans計算出信號的有效波長λtrans。

第三步，判斷L與1/6×λtrans之間的關系，若L>1/6×λtrans，則信號為高速信號，反之，則為低速信號。

在以上步驟中，需注意以下幾點：

（1）如何獲得信號的有效頻率Ftrans呢？在有測試板等現成電路的情況下，可直接測量信號的10%90%上升時間，再利用式（1.2）即可計算得到Ftrans的值。而在沒有現成電路的情況下，可假設信號的上升時間為信號周期的7%[67]，此時，信號有效頻率Ftrans約為信號周期頻率Fclock的7倍，例如，周期頻率為100MHz的時鐘信號，可估計其有效頻率約為700MHz。

（2）第一點對極高頻信號（如頻率在1GHz以上的信號）并不成立，極高頻信號的上升沿很緩，上升時間甚至可能達到信號周期的20%，因此，再用Ftrans的估算公式已經沒有意義，同時，判斷極高頻信號屬于高速還是低速，本身也是一件沒有意義的事情。

對所有的高速信號，應視做傳輸線處理，本書第8章將詳細討論傳輸線的應用及設計要點。

1.3 硬件設計流程

高速電路設計屬于硬件設計，對從事高速電路設計的工程師而言，需要掌握從需求分析到大規模生產的各個環節。本小節將簡單地對這些環節進行介紹，本節內容雖不針對高速電路設計，但卻是高速電路設計者必須了解的。

硬件設計的流程分為以下幾個步驟：需求分析、概要設計、詳細設計、調試、測試、轉產。

1.3.1 需求分析

需求分析是硬件設計的第一步，也是最關鍵的一步。在需求分析階段，只有充分地理解了客戶的需求，才能有針對性地開展器件選型、方案規劃等工作。

需求的種類很多，與硬件開發相關的有以下幾類。下文以某以太網產品的需求分析為例，進行簡單的介紹。

（1）整體性能要求：如數據包轉發能力、處理延時、最高處理帶寬、CPU處理能力等。針對這些要求，可初步進行CPU、存儲器、交換芯片等器件的選型。

（2）功能要求：如QoS（Quality of Service，服務質量）、各類以太網相關協議的實現等。針對功能要求，可對多個廠家提供的交換芯片等器件做進一步細分，篩選能滿足所有功能要求的器件。

（3）成本要求：成本分析是需求分析中重要的一步，在滿足客戶需求的前提下，盡可能地降低成本，是硬件工程師的重要職責。在成本的分析中，應計算各套方案下單板的總成本，在某些場合，還需計算單個用戶接口的成本。例如，某客戶提出的需求是1000個以太網接口，針對該需求，提出了兩套方案，分別是單塊業務板提供24和48個接口，相對前者，后者對CPU和存儲器的要求比較高，在這種情況下，計算單個接口的成本比計算整個單板的成本更有意義。

（4）用戶接口要求：如接口的種類、數目、指示燈及其規范、復位鍵、電源按鈕等。同時，該類需求還包括與用戶操作相關的要求，如對單板狀態的在線監控等。這類要求多著眼于細節，不太會影響關鍵器件的選型，但若忽略了其中的某一項，即可能導致整個產品的失敗。例如，某產品的用戶面板上提供有主、備兩個串口，分別標識為“Master”和“Slave”，由于“Slave”在英文中有奴隸的含義，違反了某些地區對電子產品標識的規定，導致該產品在這些地區無法銷售。

（5）功耗要求：功耗要求是單板上電源功率分配的依據，涉及電源架構的設計、電源電路器件的選型。

某以太網產品的需求分析報告如下表所示。

針對上表，補充說明一點，表中所計算得到的單口成本并未考慮機框、用戶機房占用面積的成本，方案1和方案3的單口成本低于方案2，但方案2中，單塊單板擁有更多的接口數目，因此，相對另外兩種方案，更能節省機框和機房面積的成本，在這種情況下，又需要結合總成本來考慮。

需求分析階段的工作是制定設計的大方向，不能忽略細節，但也不能拘泥于細節。需求分析階段的工作并不是哪一個特定工程師的工作，而應由項目經理、系統工程師、電子設計工程師、軟件工程師、邏輯工程師等協作完成。

1.3.2 概要設計

從概要設計階段開始，軟件、硬件工程師開始分頭工作，本小節只討論硬件方面的工作。

硬件概要設計的主要任務是設計系統框圖、關鍵鏈路連接圖、時鐘分配框圖等，并制定電源設計總體方案，對信號完整性及EMC的可行性、結構與散熱的可行性、測試可行性等環節，做初步的分析。在這一階段，需要電子設計工程師、電源工程師、信號完整性工程師、結構與熱設計工程師、EMC工程師、測試工程師等協同工作。

需求分析的目標是選定一套最佳的方案，確定關鍵器件及總體架構，而概要設計則是對該架構做進一步的細化。在概要設計階段，與硬件設計相關的各部門工程師開始介入并做可行性分析，若發現總體方案的某些方面不可行，應回饋給項目經理，重新進行需求分析，并更改方案。因此，可以認為，需求分析和概要設計這兩個階段是螺旋形前進并不斷反復的過程。

1.3.3 詳細設計

概要設計完成后，單板的總體框架已經確定，則在詳細設計階段需要完成的工作，是基于該框架，將每一個部分細化。以下簡要地介紹各職能部門工程師的職責。

1? 電子設計工程師

電子設計工程師負責各個總線接口信號的定義，CPU存儲空間分配，時鐘、復位電路器件選型及其拓撲結構，中斷鏈路拓撲結構，電源電路的詳細框圖（需注明各路電源的產生方式、電壓值、電流值等），關鍵電源的濾波方式，邏輯器件功能及其寄存器說明書，面板上用戶接口的定義及接口信號連接關系，指示燈器件的選型及其連接關系，最后繪制原理圖并產生物料清單。在詳細設計階段的后期，應開始測試計劃的制訂。

2? PCB設計工程師

根據電子設計工程師提供的原圖圖及對應的網表，結合信號完整性工程師提供的走線規則和層疊結構，完成PCB的設計，并生成可供工廠生產使用的文件。

3? 信號完整性工程師

根據電子設計工程師提供的詳細設計文檔，同時根據板內高速信號的信號質量及時序要求，設計PCB層疊結構，基于前仿真的結果定義信號的走線規則，在PCB走線完成后，對高速信號進行仿真以初步驗證信號完整性，對關鍵電源做電源完整性仿真，向電子設計工程師提供關于電源濾波的參考意見，最后協同電子設計工程師，共同完成測試計劃的制訂。

4? 邏輯設計工程師

根據電子設計工程師提供的邏輯器件說明書，編寫邏輯器件的代碼及測試代碼，并進行相關的仿真。

5? 電源設計工程師

根據電子設計工程師提供的各關鍵器件的電源電壓及電流值，匯總得到各類電源的總功耗需求，根據該結果，進行電源器件的選型及電源架構的設計。同時，對較復雜的電源電路，電源設計工程師還應給出推薦的電源電路和濾波方案。在調試和測試階段，電源設計工程師負責協助電子設計工程師完成電源電路的調試與測試。在電源電路不是特別復雜的情況下，往往由電子設計工程師兼任電源設計工作。

6? 結構工程師

根據電子設計工程師提供的用戶面板信息以及PCB設計工程師提供的PCB尺寸、定位、安裝等信息，設計PCB的機械圖，制定PCB的限布區（禁止布放器件的區域）和限高區（禁止布放超高器件的區域），在PCB上設定安裝孔的位置，同時還負責面板的設計。這些設計圖和數據將成為PCB設計的重要輸入信息。

7? 熱設計工程師

根據電子設計工程師提供的各器件總功耗，器件布放位置及器件的高度，進行熱方面的仿真，結合仿真結果完成熱設計，如散熱片的選型、風道的規劃、溫度傳感器的布放位置等。同時，熱設計工程師應將單板的溫度散布區域圖提供給電子設計工程師，以作為PCB布局的參考。

8? EMC及防護設計工程師

根據電子設計工程師提供的用戶接口信息、高速信號的速率和分布區域，以及PCB設計工程師提供的PCB層疊結構，定義高速信號走線規則，用戶接口防護方案等。需要說明的是，信號完整性工程師和EMC設計工程師都會對高速信號的走線規則做出定義，兩類走線規則可能會有沖突，此時應由電子設計工程師負責與這兩位工程師協商，確定最終的規則。

9? 測試工程師

測試工程師包括邊界掃描設計工程師、ICT工程師（ICT指在線測試，將在第8章介紹）、硬件測試工程師。前兩類有專門的職能部門，一般不由其他工程師兼任，而硬件測試工程師往往可以由電子設計工程師兼任。

邊界掃描設計工程師和ICT工程師根據電子設計工程師提供的原圖圖、器件資料，前者負責完成邊界掃描鏈路的設計和程序的編寫，后者負責完成ICT夾具的設計和程序的編寫。需注意，由于ICT夾具的制作成本較高，在硬件設計穩定之前，一般不會完成夾具的設計，因此對一塊新設計的單板而言，在前幾版的生產中，一般無法使用ICT測試。

硬件測試工程師根據電子設計工程師提供的原圖，進行可測試性分析，匯總需要測試的信號，并輔助PCB設計工程師，為各信號添加測試點。

10? 產品工程師

產品工程師是設計部門與生產部門溝通的紐帶。根據電子設計工程師提供的物料清單，產品工程師檢查各器件的廠家生產狀況、生產部門備料情況，做出更換、推薦器件的建議，并將結果反饋給電子設計工程師。PCB設計完成后，產品工程師負責檢查PCB設計是否符合可生產性、可加工性的規定，對違反規定的設計，提出修改建議，并反饋給PCB設計工程師。

11? 軟件工程師

在這一階段，軟件工程師應開始軟件的詳細設計，但同時，還應與電子設計工程師協同工作，確定CPU速率、復位邏輯、中斷拓撲、各器件之間的互連接口、用戶監控等信息，以使軟件設計與硬件設計相匹配。

由以上職責描述可知，在硬件詳細設計階段，電子設計工程師除負責電路設計外，同時在各部門間還發揮了協調的作用。電子設計工程師的輸出，將作為其他各部門的輸入，而其他各部門的輸出，又成為電子設計工程師的輸入，環環相扣。因此可以說，一個成功的硬件設計是一個有機的整體，需要多部門工程師的協調工作，任何一個環節出錯都可能導致整個設計的失敗。

1.3.4 調試

單板從工廠生產加工完成后，回到研發部門，由電子設計工程師、邏輯設計工程師、電源設計工程師、軟件工程師協同進行調試。

對第一次回到研發部門的單板，首先需要做的是驗證是否存在電源短路現象。例如，某塊單板有以下幾種電源：3.3V、2.5V、1.8V、1.2V，則調試階段的第一個步驟就是驗證這些電源是否與GND（單板上的信號地）發生了短路，以及各電源之間是否發生短路。對電源保護設計不完善的單板，這一步驟尤為重要。

第二個步驟是對單板上可編程器件程序的加載。

其后，對電源電路、邏輯設計、時鐘和復位電路等功能模塊的調試可并行進行。

當以上功能模塊的調試通過后，可開始測試流程。流量測試是驗證單板上各部分電路協調工作的最佳工具，在這一步，除時間正常流量的測試外，還需人為地模擬一些可能發生中斷等告警功能的流量，以對相應功能模塊進行驗證。

1.3.5 測試

測試是對設計進行驗證的重要階段。硬件測試工程師是這一階段的主要負責人，其關鍵輸入為詳細設計階段后期電子設計工程師擬定的測試計劃。

1? 測試計劃的主要內容

（1）測試設備列表。列出測試中所需儀器的型號和數目，如電源、示波器、探頭、萬用表、信號發生器等。

（2）測試環境的搭建圖。繪制測試儀器與被測單板的連接示意圖，若測試中需要以太網口、串口等線纜的連接，示意圖中還需標明線纜的規格、線纜連接的方式及對應端口的地址。

（3）電源測試。測試各電源的電壓及電流（針對空載和滿載兩種情況）、紋波、噪聲、上電順序、下電順序。

（4）各接口信號的信號完整性與時序。在測試計劃中，應列出待測信號的網絡名、時序要求等。

（5）各通用接口的功能測試。通用接口指I2C、RS-232等標準接口，在測試計劃中應列出各接口的訪問地址及測試代碼。

（6）復位鏈路的測試。

（7）晶振、時鐘驅動器、鎖相環等與時鐘相關的測試。測試時鐘信號的頻率、上升/下降邊沿時間，對關鍵時鐘信號，還應借助溫箱，測試環境溫度變化時時鐘頻率的穩定度。需注意，不推薦利用示波器測試時鐘頻率，而應采用專門的頻率測試儀進行測試。

（8）指示燈、單板在位信號、槽位號等雜項的測試。

（9）流量的測試。測試計劃中應列出流量測試的數據流向圖，測試代碼、測試時間、誤碼率要求等。

2? 其他測試

除以上常規測試外，在測試計劃中還需包括某些強度測試的測試項。不同類型的單板有不同的強度測試項，以下僅舉一些通用的例子。

（1）電源監控功能的測試。例如，通過強制將電源電壓調整超出監控的閾值，判斷監控電路是否報警。

（2）極限環境的測試。例如，調整板上電源輸出電壓到最高、最低極限值，調整溫箱的溫度變化率，在這些極限環境下對流量進行測試。

若單板上包括有某些特定用戶接口，如以太網電口、光口，光傳輸的E1、T1等端口，都需要根據接口所對應的標準規范，驗證接口是否滿足規范的要求。

在測試階段，硬件測試工程師的職責是按照測試計劃書一項一項地測試，并將結果反饋給電子設計工程師，針對測試所發現的問題，提供相應的更改意見。

1.3.6 轉產

在調試和測試完成后，硬件設計的最后一個階段是將與生產相關的資料轉給工廠，以便工廠開始大規模批量生產。

在這一階段，ICT工程師的測試夾具和代碼也應完成并提供給工廠。此時，電子設計工程師的職責是將單板知識和測試技能傳授給工廠的測試人員。

理解要點：
① 硬件設計流程包括以下幾個階段：需求分析、概要設計、詳細設計、調試、測試、轉產。
② 一個設計的成功，需要來自多個部門的工程師通力合作。

1.4 原理圖設計

本書后續部分將詳細介紹硬件設計流程的各個階段。在此之前，本節將簡單地介紹原理圖設計時的注意事項。

原理圖是電路設計的中間文件，雖然其并不直接用于指導生產，但卻是連接設計理念和最終產品的關鍵紐帶。

電子設計工程師是原理圖的責任人，多數設計者認為原理圖不過是生成網表的源文件，至于其設計風格則完全可以依個人喜好而定。

事實上，原理圖在整個設計過程中，起著非常關鍵的作用。

首先，原理圖是設計思想的體現，混亂的原理圖只能代表混亂的設計思想。

第二，原理圖是電子設計工程師與PCB設計工程師溝通的重要工具，當單板復雜到一定程度時，電子設計工程師不可能通過語言將所有PCB設計時需注意的細節都告知PCB設計工程師，例如，PCB設計工程師從原理圖獲得網絡連接關系（簡稱網表），雖然知道各器件的連接關系，但卻無法獲得器件擺放位置等信息，在這種情況下，原理圖的設計將成為重要的工具，一方面使PCB設計工程師對設計的要求一目了然，另一方面也能對電子設計工程師起到提醒作用，避免在設計、測試時遺忘某些關鍵細節。

第三，脈絡清晰的原理圖有助于提高調試、測試、生產等環節的效率。

由以上看來，原理圖并不只是一份中間文件，為了得到一份優質的原理圖，在設計的過程中，有許多事項需要注意。

（1）在原理圖的首頁，應繪制單板的總體框架圖。若單板較復雜，還應根據需要，在后續頁上繪制電源架構框圖、時鐘拓撲圖、復位鏈路拓撲圖、中斷鏈路拓撲圖、邊界掃描鏈路圖等。若單板的面板接口較多，建議增加一頁用于面板圖示。若PC總線的拓撲較復雜，還需增加一頁用于注釋各PC器件的地址。

（2）在原理圖上電源電路的輸出端附近，應標注該路電源的電壓值和電流值。例如，下圖中，由磁珠從3.3V分出四路3.3V的支路，各支路電流不同，在原理圖上標注電流后，有助于PCB工程師把握在哪些支路應做加粗走線、增加電源過孔等處理。需說明的是，圖1.3中括號包含的部分（如200mA）只是注釋，不屬于網絡名稱的一部分。

（3）標注關鍵電流通路。例如，在下圖中，MOSFET的源極和漏極兩端的路徑屬于關鍵電流通路，在原理圖上標注電流值，有利于PCB設計者對該路徑引起足夠重視，做加粗走線等處理。

（4）繪制原理圖時要兼顧在PCB設計中對器件布放位置的要求。在第8章將介紹阻抗匹配，阻抗匹配電路對器件的布放位置有一定的要求，例如，始端匹配電阻應靠近發送端器件放置，終端匹配電路應靠近接收端器件放置，在原理圖的繪制中應體現這一原則。例如，U1和U2分別為發送、接收器件，R為終端匹配電阻，在PCB上應靠近U2放置，則推薦按下圖方式繪制原理圖。有時，U1和U2位于原理圖上不同的頁，則推薦將R放置在U2的那一頁上。