RC corner，RC指的是gate跟network的寄生參數，寄生參數抽取工具（比如Starrc）根據電路的物理信息，抽取出電路的電阻電容值，再以寄生參數文件（Spef）輸入給STA工具（PT），常見的寄生參數文件格式為SPEF/QrcTechfile。

介電材料、繞線材料、線間距、線寬及線的厚度這些物理特性決定了network的RC值。

Network電容：

• 耦合電容：Coupling capacitance=e*T/S
• 表面電容：Surface capcitance=e*W/H
• 邊緣電容：Fringe capcitance
  決定容值的因素：
• 介電常數：e
• 線寬：W
• 線厚：T
• 線間距：S
• 介電材料的厚度：H

隨著工藝進步，W, S, T 逐代遞減，表面電容跟隨減小，耦合電容隨之增加，耦合電容在總電容中占比增加，當線厚 T 一定時為了減少耦合電容要么增加線間距要么減小介電常數。通常為了減小噪聲敏感信號線（如clock net）上的耦合電容，在物理實現時會人為增加對應信號的線寬及線間距，俗稱NDR。

Network電阻：
R=r/W*T, r為電阻率，除了跟線寬 W 和線厚 T 相關之外，還跟溫度相關，隨著溫度的上升而增大。

由上面的分析可知，Network的單位電容和單位電阻是不可能同時最大或同時最小的。有了這些鋪墊，來看一下不同工藝結點是如何定義RC corner的。
90nm 之前，Cell delay占主導，Network電容主要是對地電容，STA只需要兩個RC corner即可：

• Cbest(Cmin): 電容最小電阻最大
• Cworst(Cmax):電容最大電阻最小

90nm 之后，netdelay的比重越來越大，而且network的耦合電容不可忽略，所以又增加了兩個RC corner:

• RCbest(XTALK corner): 耦合電容最大，（對地電容*電阻）最小
• RCworst(Delay corner): 耦合電容最小，（對地電容*電阻）最大

至此總共有兩個需要setup timing sign-off的RC corner，有四個需要hold timing sign-off的RC corner：

• Setup time sign-off 的RC corner是: Cworst / RCworst
• Hold time sign-off 的RC corner是: Cbest / RCbest / Cworst / RCworst

其中：
C-best:

• It hasminimum capacitance. So also known as Cmin corner.
  它具有最小電容。因此也稱為 Cmin corner。
• InterconnectResistance is larger than the Typical corner.
  互連電阻比典型 corner 更大。
• Thiscorner results in smallest delay for paths with short nets and can be used formin-path-analysis.
  這個角落對于短網路徑產生的延遲最小，可用于最小路徑分析。

C-worst:

• Refers tocorners which results maximum Capacitance. So also known as Cmax corner.
  指產生最大電容的角落。因此也稱為 Cmax 角落。
• Interconnectresistance is smaller than at typical corner.
  互連電阻比典型角落更小。
• Thiscorners results in largest delay for paths with shorts nets and can be used formax-path-analysis.
  這個角落對于短網路徑產生的延遲最大，可用于最大路徑分析。

RC-best:

• Refers tothe corners which minimize interconnect RC product. So also known as RC-mincorner.
  指的是使互連 RC 乘積最小的拐角。因此也稱為 RC 最小拐角。
• Typicallycorresponds to smaller etch which increases the trace width. This results insmallest resistance but corresponds to larger than typical capacitance.
  通常對應較小的蝕刻，這會增加走線寬度。這會導致最小的電阻，但對應于比典型值更大的電容。
• Corner hassmallest path delay for paths with long interconnects and can be used formin-path-analysis.
  拐角對于具有長互連的路徑具有最小的路徑延遲，可用于最小路徑分析。

RC-worst:

• Refers tothe corners which maximize interconnect RC product. So also known as RC-maxcorner.
  指的是最大化互連 RC 乘積的拐角。因此也稱為 RC-最大拐角。
• Typicallycorresponds to larger etch which reduces the trace width. This results inlargest resistance but corresponds to smaller than typical capacitance.
  通常對應較大的蝕刻，這會減小走線寬度。這會導致最大的電阻，但對應于比典型值更小的電容。
• _Corner haslargest path delay for paths with long interconnects and can be used formax-path-analysis.
  Corner 對具有長互連路徑的路徑具有最大的路徑延遲，可用于最大路徑分析。

從12nm開始，引入DPT（Double Patterning Technology）之后，在同一層layer上要做兩次mask，兩次mask之間的偏差，會導致線間距變化，從而影響耦合電容值，需要將這一因素考慮到RC corner中，所以DPT 的RC corner是：Cworst_CCworst, RCworst_CCworst, Cbest_CCbest, RCbest_CCbest.

因此12nm以下：

• Setup timesign-off 的RC corner是: Cworst_CCworst / RCworst_CCworst
• Hold timesign-off 的RC corner是: Cbest_CCbest / RCbest_CCbest / Cworst_CCworst /RCworst_CCworst
  ![[Pasted image 20250711173843.png|500]]

除以上這些corner外，還有一個corner叫Typical corner，對應于DPT的是Ctypical_CCworst, Ctypical_CCbest，這些corner不用于timing sign-off。

那么還會見到Cworst_T中的“T“代表什么意思？

Cworst_T中的"T"代表tighten，意味著更緊的RC取值范圍，相較于Cworst使用的3sigma，Cworst_T采用1.5 sigma，所以_T的rc比不帶_T的小，延時更小。但fab為了讓hold保守些，只推薦setup帶_T。是由FAB廠提供的，對工藝偏差更緊，對設計更友好。

文章出自，博客園https://www.cnblogs.com/lelin/p/11421362.html
個人認為比較好，遂轉載，侵刪！

代碼與文字齊飛，邏輯共創意一色！若我的文章讓你會心一笑，點個贊我們一起笑談"IC人生"！