（本系列只需要modelsim即可完成數字圖像的處理，每個工程都搭建了全自動化的仿真環境，只需要雙擊文件就可以完成整個的仿真，大大降低了初學者的門檻！！！！如需要該系列的工程文件請關注知識星球：成工fpga，，關注即送200GB學習資料，鏈接已置頂！）

前面的分析大家應該都能理解，只要是涉及到算子的圖像的操作，不過是插值還是濾波，都需要NxN區域的圖像數據進行處理，比如常見的3x3，5x5和7x7等。

對于軟件開發人員，數據都是存在數組或者隊列中，隨便取就可以，想取哪個就取那個。但是對于FPGA的硬件開發來說，事情要遠遠復雜的多。

圖像的數據是一個像素點一個像素點產生的，反應在時序上就是在場同步，行同步，數據有效等信號的控制下圖像數據有序的進入FPGA，并不是同一個時間點所有的數據都進入了FPGA。而我們又不可能緩存所有的圖像數據，原因是圖像一秒就是數十幀，以800x480圖像為例，一幀圖像的大小就是800x480x8，一秒圖像數據就是800x480x8x幀率，這個數據量是很大的，而FPGA的緩存又是有限的。

在這種情況下，FPGA就是對圖像的數據按行進行流水緩存，對于3x3的因子，緩存相鄰的3行數據即可。如下所示，也就先緩存第一行的數據，再緩存第二行的數據，再緩存第三行的數據，再緩存第四行的的數據.....如果使用3x3的因子，那第一個處理的數據應該是第1行的第1個數據，此時需要緩存到第2行的第2列，所以3x3的因子，數據的緩存延時了1行再加上1個像素；同理，5x5的因子，數據的緩存會造成2行加2個像素的延時。

其實數據的緩存還有一個問題，對于3x3的因子，處理的第一個數據是第1行的第1個數據，其實第0行的數據根本沒有處理，其實不光是第一行，圖像的外圍一圈的像素點都沒有進行處理。而對于5x5的因子，處理的第一個數據是第2行的第2個數據，圖像的外圍兩圈的像素點都沒有進行處理。當然我們也可以對外圈的像素點進行特殊的處理，但是非常的麻煩。最簡單的方法是在圖片的外圈補0，3x3的因子，補一圈0，5x5的因子，補兩圈0。如下所示，這樣就能保證每個像素可以按照相同的方式就像處理。至于如何補零，需要對緩存ram進行靈活的處理。

緩存RAM可以直接使用Xilinx自帶的IP核，但是如果我們使用了Xilinx的IP核，modelsim就要使用Xilinx的仿真庫，存在的問題是仿真庫比較大，而且每個人的Xilinx版本可能還不一致，就會造成FPGA的仿真可能跑不起來。考慮到通用性，我們直接寫一個雙口RAM文件bram_sdp2，直接對數組進行操作。

有了雙口RAM，那我們就可以對圖像的數據進行緩存，我們先完成3行數據的緩存，在src文件下新建cache文件夾，新建data_cache.sv文件，例化了3個雙口BRAM_SDP2。

通過控制RAM的讀寫可以巧妙的完成補零。

還有一個問題，就是3行數據緩存后，圖像的處理要延時了一行，而圖像有效信號active無法按行進行延時，所以要在最后一行再新生成一個圖像數據有效信號active信號，如下所示。

sel_cnt信號用來指示最新需要緩存數據的行數，而start信號用來指示數據開始處理的行數。

最后根據sel_cnt信號讀出行緩存的數據（最新的行直接讀輸入數據即可）。

行緩存處理除了一行的延時外，還有3個時鐘周期的延時，把場同步，行同步，數據有效信號延時3個時鐘周期即可。

最后將3x3的因子數據輸出即可。

有了data_cache.sv模塊，后續3x3因子的處理就變得非常的簡單，不用花費精力在圖像數據的緩存上，直接對圖像的數據進行處理即可，我們下節課就能見識到。