---

---

前言

本文簡單介紹了一下時鐘分頻。時鐘分頻（Clock Division）是數字電路設計中常見的技術，用于將高頻時鐘信號轉換為較低頻率的時鐘信號，以滿足不同模塊的時序需求。它在處理器、FPGA、SoC（片上系統）和嵌入式系統中廣泛應用。

---

1. 時鐘分頻的基本概念
   (1) 什么是時鐘分頻？
   時鐘分頻是指通過硬件或軟件方式降低輸入時鐘頻率，生成一個頻率較低的時鐘信號。

例如，將 100MHz 的時鐘分頻為 50MHz（2分頻）或 25MHz（4分頻）。

(2) 為什么需要時鐘分頻？
降低功耗：高頻時鐘會增加動態功耗（
𝑃
∝
𝑓
?
𝑉
2
P∝f?V
2
），分頻可減少功耗。

匹配外設需求：某些外設（如UART、I2C）需要較低時鐘頻率。

時序約束：某些邏輯電路無法在過高頻率下穩定工作。

多時鐘域設計：不同模塊可能需要不同時鐘頻率。

2. 時鐘分頻的實現方式
   (1) 硬件分頻（計數器分頻）
   最常見的方式是使用計數器（Counter），通過計數輸入時鐘的邊沿來生成分頻時鐘。

偶數分頻（50%占空比）
適用于 2、4、6、8… 分頻。

實現方法：

計數器在上升沿計數，達到
𝑁
/
2
N/2 時翻轉輸出時鐘。

Verilog 示例（2分頻）：

verilog
reg clk_div;
always @(posedge clk) begin
clk_div <= ~clk_div; // 每個上升沿翻轉，實現2分頻
end
波形示例：

clk: |￣||￣||￣||￣||￣|
clk_div:|ˉˉˉ||ˉˉˉ|_|ˉˉˉ
奇數分頻（非50%占空比）
適用于 3、5、7… 分頻。

實現方法：

使用兩個計數器（上升沿和下降沿觸發），組合生成分頻時鐘。

Verilog 示例（3分頻）：

verilog
reg [1:0] cnt;
reg clk_div;

always @(posedge clk) begin
if (cnt == 2) begin
cnt <= 0;
clk_div <= ~clk_div;
end else begin
cnt <= cnt + 1;
end
end
波形示例：

clk: |￣||￣||￣||￣||￣||￣|_
clk_div:_|ˉˉˉˉˉ||ˉˉˉˉˉ|
(2) 鎖相環（PLL）分頻
PLL（Phase-Locked Loop） 可以生成精確的分頻/倍頻時鐘。

優點：

可編程分頻系數（如1.5、2.5等非整數分頻）。

低抖動（jitter），適合高速應用。

FPGA 示例（Xilinx PLL）：

verilog
// 在FPGA中通常通過IP核配置
clk_wiz_0 pll_inst (
.clk_in1(clk_100MHz),
.clk_out1(clk_50MHz), // 2分頻
.clk_out2(clk_25MHz) // 4分頻
);
(3) 軟件分頻（微控制器）
在MCU（如STM32）中，可通過定時器（Timer）實現分頻：

c
// STM32 HAL 庫示例：定時器2分頻
TIM_HandleTypeDef htim2;
htim2.Instance = TIM2;
htim2.Init.Prescaler = 1; // 輸入時鐘 / (1+1) = 2分頻
htim2.Init.Period = 1000; // 自動重裝載值
HAL_TIM_Base_Init(&htim2);
3. 時鐘分頻的關鍵問題
(1) 時鐘抖動（Jitter）
硬件分頻可能引入抖動，PLL 分頻更穩定。

解決方案：使用低抖動時鐘源或PLL。

(2) 時鐘偏移（Skew）
分頻后的時鐘可能因路徑延遲不同步。

解決方案：使用全局時鐘緩沖器（BUFG）。

(3) 跨時鐘域（CDC, Clock Domain Crossing）
分頻后可能涉及不同時鐘域的數據傳輸，導致亞穩態。

解決方案：

使用 雙觸發器同步（2-FF Synchronizer）。

使用 異步 FIFO 處理高速數據。

4. 典型應用場景
   應用 分頻方式 說明
   CPU核心時鐘 PLL分頻 動態調整主頻（如1GHz→500MHz）
   UART通信 計數器分頻 生成波特率時鐘（如115200Hz）
   PWM信號生成 定時器分頻 調節占空比和頻率
   低功耗模式 降頻分頻 降低時鐘頻率以省電
5. 總結
   時鐘分頻 是數字系統設計中的關鍵技術，用于生成不同頻率的時鐘信號。

實現方式：

硬件分頻（計數器）：簡單，適用于整數分頻。

PLL分頻：精確，支持非整數分頻。

軟件分頻（MCU）：靈活，適用于可編程系統。

關鍵問題：抖動、偏移、跨時鐘域同步需特別注意。

掌握時鐘分頻技術，可以優化系統性能、降低功耗，并提高設計的靈活性。

---