---

FPGA芯片的供電

---

1. 外部端口供電機制

FPGA是專門用于數字系統設計的芯片，能夠正確、可靠、高效地和外界其他數字電路進行通信是FPGA芯片必備的一個功能。為了讓FPGA芯片中的用戶IO資源能夠正確地接收相關電平信號或者按要求發送相關電平信號，必須為用戶IO資源供給正確的電平，這就是外部端口供電機制的作用。

一般來說，在接口資源中命名類似VCCIO的管腳即為用戶IO資源的供電管腳。通過端接不同的電壓，來確保FPGA芯片能夠正常地和外界通信。例如，如果外界信號電平為LVTTL3V3，那么我們需要為VCCIO管腳供給3.3V的直流電壓。

現在的FPGA芯片集成度越來越高，一片BGA封裝的FPGA芯片上具有成百上千個用戶IO資源已經不足為奇。一般來說，FPGA會根據位置關系，將這么多的用戶IO資源劃分開來，形成若干的IOBank，而每一個IOBank具有單獨的VCCIO接口資源。這意味著一片FPGA芯片的用戶IO資源可以支持多種接口電平通信。例如：

• 一個IOBank的管腳與外部SDRAM芯片通過LVTTL3V3進行存儲操作；
• 另一個IOBank的管腳可以通過LVDS2V5的接口電平與外部高速差分接口進行通信。

因此，利用IOBank的這一特性，我們可以將使用不同電平標準進行通信的邏輯端口定位在不同的IOBank中，來滿足一片FPGA芯片同時和外部多種不同電平環境進行通信的要求。甚至通過相關可編程電源技術，動態地改變一個IOBank的VCCIO供電電壓，從而制作出更加通用的硬件產品。

2. 內部邏輯供電機制

雖然數字系統間的接口電平多種多樣，但是，對于承載核心邏輯運算的FPGA芯片內部的其他資源來說，它們并不需要根據外部電路的不同來調整自己的供電電壓。

首先，數字信號一旦被識別，那么接下來的傳遞就沒有必要再沿用之前的電平標準了，因此用戶IO資源和FPGA芯片內部其他資源進行通信的時候，就沒有必要再沿用它和外界的電平標準來混亂內部電路的工作了。

其次，外部端口的供電一般電壓要求較高，而對電流的要求較低，因為數字系統之間的通信不需要很強的電流驅動能力；而內部邏輯的供電一般供電電流較大，甚至可達十幾安培，因此出于對功耗的控制，供電電壓一般都比較低。

由于以上的原因，不管一片FPGA芯片有多少個IOBank，能支持多少個不同的VCCIO電平標準，一片FPGA芯片都只能有一個內部邏輯供電電源。一般來說，在接口資源中命名類似VCCINT的管腳即為內部邏輯供電的管腳。雖然一片FPGA芯片也可以支持多種VCCINT電平標準，但是每次工作的時候，只能選定其中的一種為內部邏輯進行供電，而不能像VCCIO一樣允許多種供電電平同時存在。

3. 專有電路供電機制

由于FPGA中不斷集成了一些新的資源，而有些資源對電源的要求是比較特殊的，因此對于大多數FPGA芯片來說，還需要配合一些專有電路供電機制來驅動這些資源正常工作。

例如，FPGA芯片中的PLL（Phase-Locked Loop）資源，由于其主要還是利用模擬電路的特性來實現的，而在模擬電路中，我們了解到模擬電路對電源噪聲遠比數字電路敏感。因此，FPGA中的PLL資源一般需要專門的供電電路來供電，而FPGA自然也會為之提供相應的供電管腳，例如名稱類似VCCPLL的管腳。

4. 電源穩定性討論

任何芯片的正確、穩定地工作都離不開一個穩定的電源。對于FPGA的VCCIO和VCCINT來說，一般都需要加上專門的濾波電路來盡量去除電源轉換芯片輸出電壓的紋波和噪聲。通常的做法是：

• 靠近FPGA芯片處用大電容濾除低頻干擾；
• 然后在每個FPGA電源供電管腳上盡可能就近放置小電容來濾除高頻干擾。

而對于專用電路的供電，則需要參考芯片手冊上的說明來設計供電電路。

雖然數字電路對電源的噪聲不是很敏感，但是當驅動內部邏輯的時鐘信號頻率很高時，電壓的穩定性對時序指標的影響還是很明顯的。因此，要想獲得高性能，一定要確保按照芯片手冊推薦的電平標準供給穩定的電源電壓。

對于電流，之前提到過，VCCINT的電流是比較大的，可以在幾安培甚至十幾安培。雖說用戶IO資源對電流的要求不高，但是若幾百個IO同時對外輸出，此電流也不可小視。因此，為了解決電流過分集中，燒壞管腳的問題，一片FPGA中一般都有幾十甚至上百個VCCINT管腳用于電流分流，而每個IO Bank也會有若干個VCCIO。不過請注意，這些VCCIO是起電流分流作用的，不能接入不同的電平。

此外，鑒于FPGA芯片的工作電流較大，因此其功耗一般也在幾瓦、十幾瓦甚至更高。隨之而來，FPGA芯片的溫度也會急劇上升。如果不加以控制，很可能會燒壞芯片，并且溫度的變化對時序指標的影響非常大。因此，一般對于邏輯資源相對豐富一些的較大容量FPGA芯片，都需要配合散熱片一起使用。

---

總結

FPGA芯片的供電機制主要包括外部端口供電、內部邏輯供電和專有電路供電三部分。外部端口供電通過VCCIO為用戶IO資源提供多種電平支持，以滿足與外部不同電平環境的通信需求；內部邏輯供電通過VCCINT為FPGA芯片的核心邏輯提供穩定的低電壓、大電流電源；專有電路供電則為特殊的資源（如PLL）提供獨立的電源支持。電源穩定性對FPGA的正常工作至關重要，需要通過濾波電路和散熱措施來確保電源的穩定性和芯片的溫度控制。

---