在IC設計項目的驗證過程中,功能測試(通過使用測試平臺)有助于定位設計錯誤或漏洞。這個驗證過程有三個階段:構建和啟動測試平臺、驗證基本測試用例以及驗證邊界情況。
在前兩個階段,漏洞很容易被檢測到,因此發現漏洞的速率相對較高。然后,隨著設計逐漸成熟并進入邊界情況測試,漏洞變得越來越難以發現,這一速率相應地減慢,如圖4.5所示。最終,當驗證幾乎完成時,漏洞的發現率幾乎為零。
漏洞檢測頻率、最后一次發現漏洞后的仿真時間長度以及總的仿真周期數是衡量整個驗證過程信心水平最常用的方法。
在IC設計項目的驗證過程中,功能測試(通過使用測試平臺)有助于定位設計錯誤或漏洞。這個驗證過程有三個階段:構建和啟動測試平臺、驗證基本測試用例以及驗證邊界情況。
在前兩個階段,漏洞很容易被檢測到,因此發現漏洞的速率相對較高。然后,隨著設計逐漸成熟并進入邊界情況測試,漏洞變得越來越難以發現,這一速率相應地減慢,如圖4.5所示。最終,當驗證幾乎完成時,漏洞的發現率幾乎為零。
漏洞檢測頻率、最后一次發現漏洞后的仿真時間長度以及總的仿真周期數是衡量整個驗證過程信心水平最常用的方法。
本文來自互聯網用戶投稿,該文觀點僅代表作者本人,不代表本站立場。本站僅提供信息存儲空間服務,不擁有所有權,不承擔相關法律責任。 如若轉載,請注明出處:http://www.pswp.cn/news/894952.shtml 繁體地址,請注明出處:http://hk.pswp.cn/news/894952.shtml 英文地址,請注明出處:http://en.pswp.cn/news/894952.shtml
如若內容造成侵權/違法違規/事實不符,請聯系多彩編程網進行投訴反饋email:809451989@qq.com,一經查實,立即刪除!