全流程項目實戰課學什么？

此次推出【 ASIC芯片設計全流程項目實戰課】，基于IPA圖像處理加速器，以企業級真實ASIC項目為案例，學員可參與全流程項目實踐，以及65nm真實流片！

眾所周知，放眼整個IC碩士圈，有實力安排流片的也就那么幾家高校。所以正經參與過流片的同學也屬實是鳳毛麟角。

這次IC修真院推出可流片的項目，就是為了幫助有需要的同學解決這個難題。

這門課基于IPA，即“Image Processing Accelerator”，中文名叫圖像處理加速器。

這是一種專門設計的芯片模塊，主要用于完成圖像數據的收集、錄入、存儲、網格化/開窗和圖像格式轉換等任務，可以實現圖像處理加速，以提供高性能的圖像處理功能。

圖像處理加速，是業界比較前沿的細分研究領域之一，舉個例子，IC巨頭英偉達就是這個領域的資深玩家。

接下來我們一起來看看IPA項目究竟是什么？學了之后能獲得哪些知識技能和優勢？

這里放個口：了解流片項目實戰（具體介紹）

了解IPA項目

圖像數據收集：IPA模塊通過與紅外的圖像傳感器之間的接口，實現對原始圖像數據的高效采集。它能夠處理不同類型和來源的圖像數據，確保數據的準確性和完整性。

數據存儲：IPA模塊具備數據緩存功能，可以臨時存儲大量的圖像數據。通過緩存機制，它可以平衡圖像數據的流速差異，確保后續處理步驟的連續性和穩定性。

網格化/開窗：為了提高處理效率和靈活性，IPA模塊具備圖像數據的網格化/開窗功能。它能夠將圖像數據劃分為小的圖像塊，并選擇感興趣的區域進行處理，從而減少后續算法的計算負載。

高效的數據處理：通過一系列的預處理和優化步驟，IPA模塊能夠將圖像數據轉換為特定算法能夠直接使用的數據格式。這包括數據規范化、尺寸調整、填充和標準化等操作，以提高處理效率和準確性。

DDR寫入：經過IPA模塊處理和轉換的圖像數據最終被寫入DDR中。DDR是一種高速隨機存取存儲器，它提供了大容量和快速的數據存取能力，為后續的圖像處理和分析提供了高質量的數據基礎。

項目優勢有哪些？

高效的圖像數據采集：IPA模塊能夠高效地采集各種類型的圖像數據，通過紅外圖像傳輸的圖像數據。這確保了系統能夠處理多種圖像，適應不同應用場景的需求。

數據存儲和網格化/開窗功能：IPA模塊具備數據存儲和網格化/開窗功能，能夠處理大量的圖像數據，并將其劃分為適當大小的圖像塊。這有助于提高系統的處理效率和吞吐量，并為后續處理步驟提供合適的數據輸入。

靈活的集成能力：IPA模塊具備靈活的集成能力，可與其他模塊和組件無縫集成，以構建完整的圖像處理系統。它可以與數據處理模塊、DDR存儲器和其他外設進行高效的數據交互，為系統提供強大的圖像處理功能。

高性能和實時處理：IPA模塊的設計和優化旨在實現高性能和實時的圖像處理。通過高效的算法和硬件實現，IPA模塊能夠在短時間內對大量圖像數據進行處理，并滿足實時處理的要求。

上述的項目簡介與項目優勢，是從專業角度出發幫助我們全面了解課程和專業知識。

簡單來理解——就是幫助在校無項目或項目難度低的同學，快速跑通數字芯片項目全流程，做一個能寫在簡歷上的65nm流片項目！

亮點

首次以項目全流程的形式出現在大眾眼前，無疑是一次突破性嘗試！對于學員和希望進入IC行業的同學來說，這是上好的機會。

涵蓋數字設計三大環節
該課程將以IPA（圖像處理加速器）項目來擬定一個spec。從數字設計、到功能驗證、再到后端的布局布線，貫穿教學項目始終。

學員會分別接觸到IPA項目的數字設計、功能驗證、后端實現三大環節。對于在IC設計崗位中選擇困難的同學來說，大大降低了選擇成本和職業規劃風險！

65nm流片項目加持
流片可被稱為“初入行芯片工程師的成人禮”，但目前國內絕大多數高校都很難提供流片機會，這也是產教之間脫節的一部分。

學習周期短，更高效
課程周期為4個月，快速跑通數字芯片設計流程，學習更高效。

主要側重點在于做項目，不會花費太多時間講解基礎原理和知識。所以只適用于有知識基礎的IC科班研究生。

詳情

方式：錄播+直播

周期：4個月
適合人群：在校科班研究生（微電子、集成電路、電子等相關專業，有數電模電基礎、Verilog基礎者）

大綱

講師介紹

設計：Pual、Kevin、Bob

Paul

背景：美國喬治梅森大學博士學位

經驗：15年數字設計、架構工作經驗

履歷：曾就職于高通，擔任架構工程師。

對于AXI高性能設計、高級HDL設計、函數式編程、Serdes高性能設計、PCIe、低功耗設計有深入的理解，精通數字設計全流程設計。

Kevin

背景：中國科學院大學碩士學位

經驗：10年數字前端設計工作經驗

履歷：曾就職于中興微電子研究院，擔任專家級前端設計工程師。

具有豐富的項目經驗,長期從事模塊設計、架構設計等工作。參與多款5G基站核心芯片的設計；對于前端設計、驗證、時序優化以及功耗分析有深入的理解。

Bob

背景：電子科技大學碩士學位

經驗：10年數字前端設計、架構工作經驗

履歷：曾就職于英偉達，擔任數字設計高級工程師。

參與多款芯片的架構設計,對于數模混合設計、數字前端以及數字后端、綜合STA、低功耗設計有深入的了解。

驗證：溪林、陳老師、Nancy

溪林

背景：北京大學微電子碩士學位

經驗：10年以上數字IC驗證工作經驗

履歷：曾就職于華為，擔任專家級驗證工程師。

獲多項專利。負責IOC領域智能網卡芯片的驗證工作，具有多款大型芯片成功流片經驗。精通Fiber Channel協議，ARM AMBA總線協議，緩存空間管理實現；精通半導體功率器件設計流程，芯片工藝流程；精通Perl、VBA等腳本語言。

陳老師

背景：西安交通大學碩士學位

經驗：10年以上數字IC驗證工作經驗

履歷：曾就職于華為海思，擔任高級數字驗證工程師。

參與處理器-核心cache一致性驗證工作以及PCIe Vip集成驗證，負責AI芯片-卷積神經網絡模塊驗證；精通Cache一致性驗證、SoC驗證、AI芯片驗證、PCIe/AMBA等總線驗證。

Nancy

背景：西安電子科技大學微電子專業碩士

經驗：10年以上數字IC驗證工作經驗

履歷：曾就職于中興通信、Intel，擔任高級芯片驗證工程師。

負責基帶處理芯片和手機芯片等驗證工作，具有多款芯片成功流片經驗，精通視頻解碼，音頻處理等模塊驗證、SOC驗證、USB和AMBA總線等驗證，精通perl、python等腳本語言。

后端：魏老師、唐老師、小Y

魏老師

背景：西北大學碩士學位、西安電子科技大學企業導師

經驗：20年以上的數字IC后端經驗

履歷：曾就職于英飛凌、航空航天研究所，擔任專家級數字后端工程師。

擁有豐富的7/5nm的流片經驗。參與多款芯片的簽核工作；對于后端時序收斂、邏輯綜合、布局布線、物理驗證有深入的研究，具有豐富的后端全流程設計經驗。

唐老師

背景：新西蘭奧克蘭大學集成電路碩士學位

經驗：8年數字后端設計經驗

履歷：曾就職于微電子研究所、新思科技，擔任高級數字后端設計工程師。

負責ICC2的產品驗證，負責EDA工具的評估以及流程設計開發。精通腳本語言，開發自動化腳本以提高IC設計流程效率。

小 Y

背景：西安電子科技大學集成電路設計博士學位

經驗：10年數字后端設計經驗

履歷：曾就職于三星半導體，擔任數字后端高級工程師。

參與多個先進工藝的超大型數字芯片頂層STA工作，多個模塊級物理全流程實現，涉及floorplan至route，以及時序簽核、PV驗證、LEC驗證、PA驗證。豐富的約束編寫、時序分析能力。

這里放個口：了解流片項目實戰