目錄
- 時鐘相關概念
- 時鐘脈沖
- 時鐘頻率
- 時鐘的作用
- 時鐘信號的生成
- S3C2440的時鐘體系
- 主時鐘晶振
- 兩個PLL
- 時鐘啟動流程
- 相關的寄存器
時鐘相關概念
時鐘脈沖
- 按一定電壓幅度,一定時間間隔連續發出的脈沖信號。它是一個周期性的信號,每個周期內包含一個上升沿和一個下降沿。時鐘脈沖的上升沿和下降沿通常用于觸發和同步各個電子元件的操作,例如CPU的指令執行、數據傳輸、寄存器更新等。
時鐘頻率
- 時鐘頻率是指時鐘脈沖的頻率,即單位時間內時鐘脈沖的數量。它通常以赫茲(Hz)為單位表示,表示每秒鐘發生的時鐘脈沖的次數。時鐘頻率決定了計算機系統的運行速度和性能,較高的時鐘頻率意味著更快的數據處理能力。
時鐘的作用
- 時鐘信號是時序邏輯的基礎,它用于決定邏輯單元中的狀態何時更新。數字芯片中的眾多晶體管的導通和關斷動作都是按照時鐘信號的節奏進行的。
時鐘信號的生成
- 晶體振蕩器(Crystal Oscillator):晶體振蕩器是使用晶體的諧振特性來產生穩定時鐘信號的元件,與晶振類似,但通常包含更復雜的電路和調諧元件,可以提供更高的頻率穩定性和精度。
- MEMS振蕩器(MEMS Oscillator):MEMS振蕩器是利用微機電系統(MEMS)技術制造的振蕩器,通過微小的機械結構振動來產生時鐘信號。它具有小尺寸、低功耗和抗震動等優點,適用于移動設備和嵌入式系統。
- RC振蕩器(RC Oscillator):RC振蕩器是使用電阻(R)和電容(C)構成的振蕩電路,通過RC元件的充放電過程來產生時鐘信號。它簡單、成本低廉,但頻率穩定性較差,適用于一些低要求的應用場景。
- PLL鎖相環(Phase-Locked Loop):PLL是一種反饋控制系統,通過比較輸入信號和參考信號的相位差,并調整輸出信號的頻率和相位,使其與參考信號同步。PLL可以提供穩定的時鐘信號,并具有頻率合成和時鐘倍頻等功能。
- GPS接收器(GPS Receiver):全球定位系統(GPS)接收器可以接收衛星發射的精確時間信號,并用作時鐘參考。GPS接收器可以提供高精度的時鐘信號,適用于需要高精度時間同步的應用,如通信基站和科學實驗。
典型的系統時鐘振蕩器源通常采用石英晶振,而更復雜的系統時鐘振蕩器則是由PLL合成器提供。
S3C2440的時鐘體系
主時鐘晶振
- S3C2440的主時鐘晶振來自于外部晶振(XTIPLL)或者是外部時鐘(EXTCLK)。時鐘生成器包含了一個振蕩器,其連接外部晶振,可以產生需要的高頻,通過引腳OM[3:2]來決定時鐘源是Crystal還是EXTCLK。
兩個PLL
- MPLL用于CPU及其他外圍器件。通過MPLL會產生三個部分的時鐘頻率:FCLK【用于CPU核】、HCLK【用于AHB總線的設備】、PCLK【用于APB總線的設備】。
- UPLL專用于USB設備。
時鐘啟動流程
- 上電幾毫秒后,外部晶振輸出穩定,FCLK=外部晶振頻率(12MHz),nRESET信號恢復高電平后,CPU開始執行命令。
- 在設置MPLL的幾個寄存器后,需要等待一段時間(Lock Time),MPLL的輸出才穩定。在這段時間(Lock Time)內,FCLK停振,CPU停止工作。Lock Time的長短由寄存器LOCKTIME設定。
- Lock Time之后,MPLL輸出正常,CPU工作在新的FCLK(如400MHz)下。
相關的寄存器
設置S3C2440的時鐘頻率就是設置相關的幾個寄存器:
- LOCKTIME寄存器:用于設置Lock Time。
- MPLLCON寄存器:用于設置FCLK和Fin的倍數。
- CLKDIVN寄存器:用于設置FCLK、HCLK、PCLK三者的比例。