FPGA序列檢測器實驗（遠程實驗系統）

---

一、數字電路基礎知識

1. 時鐘與同步

• 時鐘（clock）
  FPGA中所有時序邏輯都依賴時鐘信號。時鐘的上升沿（或下降沿）驅動觸發器（Flip-Flop）采樣數據，確保電路按統一節奏工作。
• 同步與異步復位
  復位信號（如nRST）用于初始化電路。同步復位在時鐘沿同步釋放，異步復位則只要nRST有效就立即生效。FPGA設計中常用異步復位、同步釋放的結構保證可靠性。

2. 按鍵消抖原理

• 機械抖動現象
  物理按鍵在按下或釋放瞬間，因機械彈簧反彈、接觸不良會產生短時間的高低電平反復變化，稱為“抖動”或“毛刺”。
• 數字消抖思路
  用多級寄存器采樣按鍵信號，只有連續N次采樣一致才判斷為穩定。實驗中采用3級采樣判定：
  • 用兩個寄存器級聯延遲原始按鍵信號，再和原始信號一起判斷：連續3個1輸出1，連續3個0輸出