Cl1616是一款 16 位 DAS，支持對 16 個通道進行雙路同步采樣。CL1616 采用 5 V 單電源供電，可以 處理±10 V、±5 V 和±2.5 V 真雙極性輸入信號，同時每對通道均能以高達 1 MSPS 的吞吐速率和 90 dB SNR 采樣。利用片內過采樣模式可實現更高的 SNR 性能。

AD7616與CL1616軟硬件兼容。

在本設計中，CL1616使用并行接口，工作在硬件模式，選擇模擬輸入范圍為±10 V。

本示例采用Block設計，并封裝一個自定義IP核（用于配置軟件寫入啟動AD采集信號、設置采樣率、讀FIFO的寄存器地址），編寫了一個AD轉換模塊、添加了一個用于存儲AD采集值的FIFO。

在FPGA設計中，輸入輸出引腳是頭等大事，CL1616的輸入輸出引腳如下：

• 復位輸入（提供完全和部分復位選項，保持低電平時，器件將被置于關斷模式）
• 16個通道的模擬輸入
• 16個通道的模擬輸入接地引腳
• 16位并行數據輸出
• 寫入/突發模式使能（在硬件并行或串行模式下，此引腳使能 BURST 模式。完全復位釋放時，信號狀態被鎖存， 需要再一次完全復位才能重新配置）
• 片選信號（在并行模式下，如果CS???和RD????均處于邏輯低電平，則輸出總線，轉換結果通過并行數據總線輸出 ）
• 轉換信號（通道組 A 和通道組 B 的轉換開始輸入。啟動模擬輸入通道上的轉換。 對于選定的模擬輸入對，當 CONVST 從低電平變為高電平時，轉換啟動。）
• 串行時鐘輸入/并行數據讀取控制輸入（在并行模式下，如果CS???和RD????均處于邏輯低電平，則使能輸出總線）
• 輸出繁忙（CONVST 上升沿之后，此引腳變為邏輯高電平，表示轉換過程已開始。 BUSY 輸出保持高電平，直到當前選定通道的轉換過程完成為止。BUSY 下降沿表示轉換數據正被鎖存至輸出數據寄存器，