文章目錄
- 一、SoC 設計驗證階段的 SI 測試
- 主要工作
- 舉例
- 二、芯片 Bringup 階段的 SI 測試
- 主要工作
- 舉例
- 三、SI-PI 聯合仿真
- 主要內容
- 舉例
- 四、整體總結
一、SoC 設計驗證階段的 SI 測試
在 前硅階段（pre-silicon），設計團隊需要確保 SoC 與外設接口的高速信號能夠穩定工作。此時 SI 驗證以 仿真+建模 為主。
主要工作
-
IO Buffer/PHY 模型準備
-
使用 IBIS/IBIS-AMI、HSPICE 等模型描述接口的驅動和接收特性。
-
針對 DDR、PCIe、USB、SerDes 等高速接口建立行為模型。
-
-
通道仿真（Channel Simulation）
-
結合 SoC 封裝（Package）、PCB 走線、連接器、外設器件模型。
-
關注信號在通道傳輸后的眼圖（Eye Diagram）、抖動（Jitter）、反射（Reflection）、串擾（Crosstalk）。
-
-
時序裕量分析
-
DDR：Setup/Hold Margin、Read/Write Leveling 驗證。
-
PCIe/SerDes：通道損耗、等化效果（DFE、CTLE、FIR Tap）驗證。
-
舉例
-
DDR4 Controller SI 驗證：在 pre-silicon 階段，使用 IBIS 模型對數據線（DQ）、差分時鐘（CK）、命令/地址線（CA）進行仿真，確保信號上升/下降沿在眼圖上滿足 JEDEC 要求的電壓和時間窗口。
-
PCIe Gen4 驗證：仿真 SoC PCIe PHY 輸出到主板插槽的通道，確認在 16 GT/s 下眼圖開口度 > PCI-SIG 規范要求。
二、芯片 Bringup 階段的 SI 測試
在 后硅階段（post-silicon bringup），實際硬件樣片出來后，需要進行 實測驗證，確認仿真結果與真實硬件一致。
主要工作
-
高速接口波形采集
-
使用高速示波器（>20 GHz）觀察 DDR、PCIe、SerDes、USB 等高速接口的信號波形。
-
測量眼圖開口度、信號幅度、抖動。
-
-
環回測試（Loopback Test）
-
PCIe/SerDes：PHY 層自環回或遠端環回，驗證誤碼率（BER < 10^-12 或更低）。
-
DDR：跑內存壓力測試，檢查讀寫錯誤率。
-
-
系統級 SI 驗證
-
驗證帶真實外設（DIMM 模塊、PCIe 卡、USB 設備）時，接口在各種工作模式下是否穩定。
-
在極限條件（低溫/高溫/電壓變化）下測試 SI 穩定性。
-
舉例
-
DDR4 Bringup 測試：通過示波器探針在 SoC 與 DIMM 插槽間測量 DQ 信號眼圖，驗證數據傳輸窗口是否滿足 JEDEC 要求，同時跑內存壓力工具（如 memtester）檢測是否有 bit error。
-
PCIe Bringup 測試：插入 Gen4 顯卡或網卡，使用協議分析儀查看鏈路訓練情況，確認鏈路能穩定訓練到 x16@16GT/s，并檢查誤碼率。
三、SI-PI 聯合仿真
單獨做 SI（信號完整性）仿真時，電源通常假設為理想穩壓。但在高速接口中，電源完整性（PI, Power Integrity）對信號質量影響巨大（如供電噪聲、地彈 Ground Bounce 會導致抖動/眼圖閉合）。
因此需要做 SI-PI 聯合仿真。
主要內容
-
電源網絡建模
-
建立芯片封裝、PCB 電源/地平面、去耦電容模型。
-
分析 PDN（Power Distribution Network）的阻抗曲線，確保在目標頻段 < 目標阻抗。
-
-
SSN/SSO（同時開關噪聲）分析
-
多個 IO 同時翻轉時，供電/地彈影響波形完整性。
-
在 DDR 中尤為關鍵，大量數據線同時翻轉會導致信號過沖/下沖。
-
-
聯合仿真方法
-
將電源網絡模型和 IO Buffer 模型耦合，進行 SI+PI 聯合仿真。
-
驗證在實際電源噪聲環境下，信號眼圖是否依舊滿足要求。
-
舉例
-
DDR4 SI-PI 聯合仿真：
-
單獨做 SI 仿真時眼圖合格，但考慮電源噪聲后，DQ 信號的眼圖開口縮小，可能導致 setup/hold violation。
-
因此在 PCB 設計中增加去耦電容，并優化電源/地平面，以降低 PDN 噪聲。
-
-
PCIe Gen5 SI-PI 聯合仿真：
-
高速 SerDes 對電源敏感，若 PLL 供電噪聲大，會導致抖動增大。
-
在聯合仿真中，若 PDN 在 10 MHz–100 MHz 范圍存在高阻抗點，可能在 BER 測試中表現為誤碼。
-
四、整體總結
-
設計驗證階段（Pre-Silicon）：以 建模 + SI 仿真 為主，確保接口符合標準。
-
Bringup 階段（Post-Silicon）：以 實測驗證 為主，確保仿真和實物一致，驗證接口在真實環境下穩定性。
-
SI-PI 聯合仿真：更真實地反映電源噪聲對信號質量的影響，是高性能 SoC（如 DDR5/PCIe Gen5/SerDes 56G）的必做環節。
)
