引言：迎接高清高刷時代的顯示挑戰

隨著8K分辨率、高刷新率、HDR和更廣色域內容的普及，傳統視頻接口的帶寬正面臨極限。DisplayPort 1.4標準雖提供了高達32.4 Gbps的帶寬（HBR3速率），但要無壓縮地傳輸8K@60Hz 10bpp HDR視頻仍力不從心。此外還有一些場景希望降低接口速率從而提高鏈路抗干擾能力并降低功耗，此時也會使用視頻壓縮技術。

顯示流壓縮（DSC）技術正是破解這一瓶頸的關鍵。作為VESA制定的視覺無損壓縮標準，DSC最高可實現3:1的壓縮率，端到端的延時甚至低至幾十us，用戶難以感受到壓縮帶來的畫質損失及畫面延時。是視頻接口壓縮方案的不二選擇。

然而，將DP 1.4復雜的物理層、鏈路層協議與DSC算法整合，并滿足嚴格的時序要求，是一項巨大的工程挑戰。我們的解決方案讓您無需從零開始。

我們的核心解決方案：高度優化的FPGA IP核

我們提供的DisplayPort 1.4 Source（發射端）和Sink（接收端）IP核能根據您的項目需求進行裁剪，從而使得您可以選擇更小資源的FPGA從而降低成本。并可以加入DSC編解碼器。

以Xilinx KU040為例，模塊資源占用如下

注1：DPTX(MIN)時僅支持無壓縮的視頻傳輸，線路數量為2lane，速率不受限，取決于芯片性能(serdes位寬為20bit每通道)。

注2：DPTX(MAX)時支持壓縮和非壓縮的視頻傳輸，線纜數量1/2/3/4實時可變，速率不受限且對芯片速度性能的要求更低(serdes位寬為40bit每通道)。

注3：DPRX(demo)支持無壓縮的視頻接收，線纜數量為2lane，serdes位寬為40bit每通道。

為何選擇我們的FPGA DP 1.4 with DSC解決方案？

極致性能，靈活可變：

支持標準及非標準的DP1.4接口速率

支持在線調整lane數量1/2/3/4

支持集成DSC 1.2a編解碼器

資源高效，降低功耗：

我們的IP核采用精心優化的RTL代碼，在保證高性能的同時，定制裁剪能最大限度減少FPGA的邏輯（CLB/ALM）、內存（BRAM）和DSP資源占用。

降低系統復雜性與成本：

無需通過CPU驅動，上電即可運行，大大降低用戶的使用門檻。單芯片解決方案提高了系統可靠性。

全面的技術支持與服務：

提供完整的參考設計、測試平臺和詳細文檔。我們的專家團隊提供從集成、調試到認證的全流程技術支持，助您掃清開發障礙。

典型應用場景

專業廣播與視頻處理設備： 視頻矩陣、切換臺、格式轉換器、KVM-over-IP。

高端醫療顯示與成像系統： 手術室顯示器、醫療診斷工作站。

測試與測量設備： 下一代視頻信號發生器、協議分析儀。

工業與汽車人機界面（HMI）： 數字儀表盤、信息娛樂系統。