參考鏈接

需要修改的地方：

1. 編譯時幾個VHDL的庫會報錯，將language改為verilog
2. family只選擇當前板子（artix-7），速度會更快，錯誤率更低
3. compile library path最好選擇vivado安裝路徑下的位置，很久之前嘗試過編譯庫放到modelsim的路徑下，試了很久沒成功
4. simulator exe path選擇包含modelsim.exe的那個文件夾
5. compile IP不選也不影響ip核的仿真
   最后一步是在（）設置-系統-高級系統設置-高級-環境變量）添加用戶變量
   
   變量內容是編譯庫所在位置的modelsim.ini文件地址，這樣的話之后打開vivado不用重新編譯，直接使用已經編譯好的庫

注意

1. 修改代碼后在vivado中重新點擊simulate，會報錯顯示一個.log文件正在使用，目前沒有解決辦法，只能把modelsim關掉后再點擊simulate。推測是modelsim記錄日志信息的位置與vivado的simulate功能有交叉占用，后續也許可以通過設置解決。
2. modelsim默認仿真的是vivado中的top文件，一定要檢查好是否正確，尤其是在調試別人的工程時，沒有那么熟悉，可能會忽略這個問題
   
3. 遇到過vivado報錯.ini文件不可訪問，權限不足的問題，vivado重啟后解決