系列文章目錄

---

---

《WL-G4048 Multi-Port PCIe 4.0 Switch數據手冊》總結

一、芯片介紹

• 基本信息
  • WL-G4048是青芯半導體自主研發的無阻塞、低延遲多端口PCle Gen4交換機芯片，最多支持48條PCle Gen4 SerDes Lanes。
  • 內嵌RISC-VMCU，可通過多種方式配置和調試，如MCU外設、FUSE燒寫等，還可根據用戶需求提供不同固件。
• 典型配置
  • 支持多種型號配置，如WL-G4048（Gen4 X16）、WL-G4044（Gen4 X162等）、WL-G4040（Gen4 X82等）、WL-G4036（Gen4 X8*2等），不同型號的上行端口和下行端口配置不同。
  • WL-G4036支持36條SerDes Lanes，有1個PCle Gen4 X8 USP上行端口，2個PCle Gen4 X8端口和3個PCle Gen4 X4端口。
• WL-G4048可用配置說明
  • 芯片分組結構
    WL-G4048芯片分為以下三個16條lane的Group：
    • USP Group：可作為x16端口，也可拆分為x8（L0 - L7） + x4（L12 - L15，作為DSP端口）
    • DSP0 Group：可作為x16端口，可拆分為x8（L0 - L7） + x4（L8 - L11）或x4（L0 - L3） + x4（L8 - L11）
    • DSP1 Group：可作為x16端口
  • 典型配置
    共有9種典型配置，具體如下：

編號	USP速率	最大DSP配置	端口兼容性特點
1	X16	X16*2	X16可兼容X8/X4/X2/X1；X8可兼容X4/X2/X1；X4可兼容X2/X1
2	X16	X16 + X8 + X4	每個端口可向下兼容
3	X16	X82 + X42	每個端口可向下兼容
4	X8	X82 + X43	每個端口可向下兼容
5	X8	X16 + X8 + X4*2	每個端口可向下兼容
6	X8	X16*2 + X4	每個端口可向下兼容
7	X4	X82 + X43	每個端口可向下兼容
8	X4	X16 + X8 + X4*2	每個端口可向下兼容
9	X4	X16*2 + X4	每個端口可向下兼容

注：向下兼容指高等級速率端口可適配低等級速率設備。

• 功能模式
  • Base Mode：作為標準PCle Fanout交換芯片，支持一個主機。
  • NTB Mode：支持非透明橋（NTB）功能，USP接口支持NT功能，一個DSP接口可轉換為支持NT功能的EP，實現兩個PCle域通信，還支持兩個NT接口切換用于故障轉移。

二、芯片規格介紹

（一）功能指標

• 支持PCle 4.0/3.0/2.0/1.1協議標準，SerDes速率可調（2.5/5/8/16 Gbps）。
• 支持PCI Power Management Spec r1.2，SerDes Lane極性反轉，每個PCle PORT內SerDes Lane整體順序反轉。
• 上下行端口可配置（最大X16），支持3個熱插拔端口（可由MCU固件指定），支持2個NT端口（支持1 + 1 Failover冗余熱備，需定制化驅動）。
• 支持ECRC和DPC，同源SSC擴頻時鐘，SRNS，最大Latency小于140ns，支持Multicast和P2P傳輸模式，自適應流控和Cut-Through非阻塞交換結構，支持2KB Max Payload Size。

（二）管理調試和監控

• 內嵌RISC-V MCU，支持JTAG/I2C/UART/SPI EEPROM/QSPI NOR FLASH等多種配置方式。
• 支持IDE上位機軟件通過JTAG調試芯片寄存器和固件，支持故障注入、Advanced Error Reporting、回環測試、內置PCle協議分析功能和實時狀態監控。

（三）參考時鐘

• 需外部提供100MHz PCIe參考時鐘，可由Host主機或板級晶振提供。

（四）系統復位

• 包含RSTN（主復位信號，低電平有效）和JTAG_TRSTN（RISC-V JTAG口復位信號，低電平有效）兩個硬件復位信號，RISC-V MCU上電后可軟件復位各子模塊。

三、引腳定義

（一）引腳分布圖

• 詳見“圖3 WL-G4048 Ballmap”。

（二）各類接口信號

• PCle接口信號：包括DSP_GRP0、DSP_GRP1、USP_GRP0等端口的TXP、TXM、RXP、RXM信號，詳細描述了各信號的電壓、位置和功能。
• 時鐘復位信號：如DSP_GRP1_PMA3_REFCLKP、DSP_GRPO_PMA3_REFCLKM等參考時鐘信號，以及RSTN和CLK（調試用50MHz參考時鐘輸入，通常不用）等復位信號。
• JTAG接口信號：TEST_MODE[1:0]、JTAG_TCK、JTAG_TRSTN、JTAG_TMS、JTAG_TDI、JTAG_TDO等信號，用于JTAG調試。
• FLASH接口信號：FLASH_DAT[3:0]、FLASH_SSN、FLASH_CLK等信號，用于與QSPI NOR FLASH通信。
• UART接口信號：UART_SIN、UART_SOUT，用于UART數據收發或作為GPIO。
• SPI接口信號：包括SPIS和SPIM接口的CLK、SSN、MISO、MOSI等信號，用于SPI通信。
• I2C接口信號：I2C1_DAT、I2C1_CLK、I2C0_DAT、I2C0_CLK、I2C2_DAT、I2C2_CLK等信號，用于I2C通信。
• RMII接口信號（通常不用）：RMII_CLK、RMII_RXD1、RMII_TXD0等信號，用于RMII接口。
• 熱插拔接口信號：HP_A_REFCLK_EN、HP_A_PWRFLT等多個信號，用于并行熱插拔功能。
• 其他接口信號：NC（調試用，需懸空）、PEX_INTN、SHPC_INTN、SPARE_GPIO[5:0]等信號，還有TS_VCAL、TS_VSS_SENSE等溫度傳感器相關信號。
• 電源信號：包括VDDA、VDDHA、VDDA18、VDD09、VDD18、VSS等電源引腳，介紹了各電源的電壓范圍和用途。

四、電氣特性

（一）推薦工作電壓

• 采用三電壓或四電壓供電方案，給出了SerDes模擬電源（VDDA）、SerDes模擬高壓電源（VDDHA）、PLL模擬電源（VDDA18）、數字核心電源（VDD09）、數字IO電源（VDD18）的電壓范圍。

（二）PCle接口特性

• RX接口特性：包括Baud Rate（2.5 - 8 GBaud）、Analog input common mode voltage（0.30 - 0.70 V）、Analog input differential voltage（1200 mVppd）、Input Impedance（85 - 100 Ohm）等參數。
• TX接口特性：包括Baud Rate（2.5 - 8 GBaud）、Transmit Amplitude（400 - 950 mVppd）、Transmit Rising/Fall Time（8 - 17.5 ps）、Output Impedance（80 - 100 Ohm）等參數。

（三）PCle參考時鐘要求

• 頻率為100 MHz，給出了RCUI、Duty Cycle、$T_R/T_F$、FT、$Z_{C?DC}$、VSE-min、VSE-max、VSE-CM、VDIFF等參數及其取值范圍，同時給出了單端和差分參考時鐘信號的示意圖。

五、外設接口時序

（一）JTAG接口時序

• 給出了JTAG接口時序參數，包括JTAG Cycle Time（50 ns）、Input Setup Time（10 ns）、Input Hold Time（10 ns）、Output delay time（從JTAG clock下降沿測量為20 ns）。

（二）I2C接口時序

• 介紹了標準模式（400KHz）下I2C接口時序參數，如tSCL(H)、tSCL(L)、SU(SDA)、tH(SDA)等。

（三）SPI Master接口時序

• WL-G4048集成SPI Master接口（SPIM_*）訪問EEPROM，默認SCLK工作在5MHz，給出了SPI接口時序參數，如SCK clock frequency（5 MHz）、SCK clock high/low time、Data output valid time、Data input setup/hold time等。

六、封裝信息

（一）機械參數

• 封裝類型為FC-BGA，1024引腳，封裝尺寸為27mm*27mm，引腳間距0.8mm，球徑0.4mm（Type）。

（二）絲印信息

• 略。

（三）封裝尺寸

• 略。