文章目錄
- 以太網的 MAC 與 PHY
- 簡介
- 硬件拓撲
- CPU集成MAC與PHY
- CPU集成MAC，PHY采用獨立芯片
- CPU不集成MAC與PHY，MAC與PHY采用集成芯片
- 在 OSI 分層中的位置
- MAC
- PHY
- MAC 與 PHY 數據交互
- 參考
本文為筆者學習以太網對網上資料歸納整理所做的筆記，文末均附有參考鏈接，如侵權，請聯系刪除。
以太網的 MAC 與 PHY
簡介
本文主要介紹以太網的MAC（Media Access Control，即媒體訪問控制子層協議）和PHY（物理層）。
硬件拓撲
從硬件拓撲來看，以太網接口電路主要由 MAC（Media Access Control）控制器和物理層接口PHY（Physical Layer，PHY）兩大部分構成。如下圖所示：
DMA控制器通常屬于CPU的一部分，用虛線放在這里是為了表示DMA控制器會參與到網口數據傳輸中。
但是，在實際的設計中，以上三部分并不一定獨立分開的。由于，PHY整合了大量模擬硬件，而MAC是典型的全數字器件。考慮到芯片面積及模擬/數字混合架構的原因，通常，將MAC集成進微控制器而將PHY留在片外。更靈活、密度更高的芯片技術已經可以實現MAC和PHY的單芯片整合。可分為下列幾種類型:
CPU集成MAC與PHY
CPU集成MAC，PHY采用獨立芯片
CPU不集成MAC與PHY，MAC與PHY采用集成芯片
在 OSI 分層中的位置
MAC 及 PHY 工作在 OSI 七層模型的數據鏈路層和物理層。具體如下：
MAC
MAC（Media Access Control）即媒體訪問控制子層協議，
MAC 內部結構如下圖
例如 STM32 的 MAC 框圖如下
PHY
PHY（（Physical Layer，PHY））是IEEE802.3中定義的一個標準模塊，STA（station management entity，管理實體，一般為MAC或CPU）通過SMI（Serial Manage Interface）對PHY的行為、狀態進行管理和控制，而具體管理和控制動作是通過讀寫PHY內部的寄存器實現的。一個PHY的基本結構如下圖：
PHY是物理接口收發器，它實現OSI模型的物理層。
內部框圖如下
PHY 的寄存器定義
寄存器可規劃為三個組： Basic、 Extended 和 Vendor-specific。
- Basic 是IEEE802.3 要求的， R0 是基本控制寄存器，其位 15 為 Soft Reset 位，向該位寫 1 啟動軟件復位，還包括速度、自適應、低功耗等等功能設置。 R1 是基本狀態寄存器。
- Extended 是擴展寄存器，包括 ID 號、制造商、版本號等等信息。
- Vendorspecific 是供應商自定義寄存器， R31 是特殊控制/狀態寄存器，指示速度類型和自適應功能。
MAC 與 PHY 數據交互
- 控制信息：SMI 串行管理接口（Serial Management Interface），通常直接被稱為 MDIO 接口（Management Data Input/Output Interface）。
- 數據:MII, RMII, GMII 和 RGMII 等。
參考
- https://mp.weixin.qq.com/s/N3rpEI9kC6qLu0djjhevzA
)
