計算機組成原理實驗報告數據通路實驗

數據通路組成實驗

一、實驗目的

(１)將雙端口通用寄存器組和雙端口存儲器模塊聯機；

(２)進一步熟悉計算機的數據通路；

(３)掌握數字邏輯電路中故障的一般規律，以及排除故障的一般原則和方法；

(４)鍛煉分析問題與解決問題的能力，在出現故障的情況下，獨立分析故障現象，并排除故障。

二、實驗電路

圖９．１４示出了數據通路實驗電路圖，它是將前面進行的雙端口存儲器實驗模塊和一個雙端口通用寄存器組模塊連接在一起形成的，存儲器的指令端口不參與本次實驗，通用寄存器組連接運算器模塊，本實驗涉及其中的操作數寄存器ＤＲ２。

由于ＲＡＭ是三態門輸出，因而可以將ＲＡＭ連接到數據總線ＢＵＳ上。此外，ＢＵＳ上還連接著雙端口通用寄存器組。這樣，寫入ＲＡＭ的數據可由通用寄存器提供，而從ＲＡＭ讀出的數據也可送到通用寄存器保存。

ＲＡＭ和ＤＲ２在前面的實驗中使用過。對于通用寄存器組ＲＦ，它由一個在系統可編程(In System Programable)芯片ｉｓｐＬＳＩ　１０１６固化了通用寄存器組的功能而成，其功能與雙端口寄存器組ＭＣ１４５８０相類似，內含四個８位的通用寄存器，帶有一個輸入端口和兩個輸出端口，從而可以同時寫入一路數據，讀出兩路數據。輸入端口取名為ＷＲ端口，連接一個８位的緩沖寄存器ＥＲ(已集成在ｉｓｐＬＳＩ　１０１６芯片中)，輸出端口取名為ＲＳ端口、ＲＤ端口，分別連接運算器模塊的兩個操作數寄存器ＤＲ１、ＤＲ２，其中，連接ＤＲ１的ＲＳ端口還可通過一個８位的三態門ＲＳＯ直接向ＢＵＳ輸出。

雙端口通用寄存器組模塊的控制信號中，ＲＳ１、ＲＳ０用于選擇從ＲＳ端口讀出的通用寄存器，ＲＤ１、ＲＤ０用于選擇從ＲＤ端口讀出的通用寄存器，上述選擇信號在Ｔ１脈沖的上升沿到來時生效。而ＷＲ１、ＷＲ０則用于選擇從ＷＲ端口寫入的通用寄存器。ＷＲＤ是寫入控制信號，ＷＲＤ＝１時，在Ｔ２上升沿的時刻，從ＥＲ寫入數據；ＷＲＤ＝０時，ＥＲ中的數據不寫入通用寄存器中。ＬＤＥＲ信號控制ＥＲ從ＢＵＳ寫入數據，ＲＳ－ＢＵＳ信號則控制ＲＳ端口到ＢＵＳ的輸出三態門。以上控制信號各自連接一個二進制開關。

三、實驗設備

(１)ＪＹＳ－４計算機組成原理實驗儀一臺

(２)雙蹤示波器一臺

(３)直流萬用表一只

(４)邏輯測試筆一支

四、實驗任務

(１)將實驗電路與操作面板的有關信號進行線路連接，方法同前面的實驗。

(２)用８位數據開關向ＲＦ中的四個通用寄存器分別置入以下數據(十六進制)：Ｒ０＝０Ｆ，Ｒ１＝Ｆ０，Ｒ２＝５５，Ｒ３＝ＡＡ。

給Ｒ０置入０Ｆ的步驟是：先用８位數碼開關將０Ｆ置入ＥＲ，并且選擇ＷＲ１＝ＷＲ０＝０，再將ＥＲ的數據置入ＲＦ。給其他通用寄存器置入數據的步驟與此類似。

(３)分別將Ｒ０至Ｒ３中的數據同時讀入到ＤＲ２寄存器和ＢＵＳ上，觀察其數據是否存入Ｒ０至Ｒ３中的數據，并記錄數據。其中ＢＵＳ上的數據可直接用指示燈顯示，ＤＲ２中的數據可用邏輯筆測試有關引腳。

(４)用８位數碼開關向ＡＲ１送入一個地址０Ｆ，然后將Ｒ０中的０Ｆ寫入ＲＡＭ。用同樣的方法，依次將Ｒ１至Ｒ３中的數據寫入ＲＡＭ中的Ｆ０、５５、ＡＡ單元。

(５)分別將ＲＡＭ中ＡＡ單元的數據寫入Ｒ０，５５單元的數據寫入Ｒ１，Ｆ０單元寫入Ｒ２，０Ｆ單元寫入Ｒ３。然后將Ｒ３、Ｒ２、Ｒ１、Ｒ０中的數據讀出到ＢＵＳ上，通過指示燈驗證讀出的數據是否正確，并記錄數據。

(６)進行ＲＦ并行輸入輸出試驗。

１．選擇ＲＳ端口對應Ｒ０，ＲＤ端口對應Ｒ１，ＷＲ端口對應Ｒ２，并使ＷＲＤ＝１，觀察并行輸入輸出的結果。選擇ＲＳ端口對應Ｒ２，驗證剛才的寫入是否生效。記錄數據。

２．保持ＲＳ端口和ＷＲ端口同時對應Ｒ２，ＷＲＤ＝１，而ＥＲ中置入新的數據，觀察并行輸入輸出的結果，ＲＳ端口輸出的是舊的還是新的數據？

(７)在數據傳送過程中，發現了什么故障？如何克服的？

五、實驗要求

(１)做好實驗預習和準備工作，掌握實驗電路的數據通路特點和通用寄存器組的功能特性。

(２)寫出實驗報告，內容為

１．實驗目的；

２．如碰到故障，記錄故障現象，排除故障的分析思路，故障定位及故障的性質；

３．實驗數據記錄；

４．值得討論的其他問題。