請閱讀【ARM GICv3/v4 實戰學習 】
文章目錄
- GIC 各種中斷使能配置
- PPIs（每個處理器私有中斷）
- SPIs（共享外設中斷）
- SGIs（軟件生成的中斷）
- LPIs（局部中斷）
GIC 各種中斷使能配置
在ARM GICv3和GICv4架構中，不同類型的中斷（如PPIs、SPIs、SGIs和LPIs）可以通過不同的方式進行啟用和禁用。
下面詳細介紹這些中斷的啟用和禁用方法：
PPIs（每個處理器私有中斷）
- 啟用和禁用PPIs：通過向
GICR_ISENABLER0和GICR_ICENABLER0寄存器寫入，可以在啟用了親和性路由的安全狀態下，啟用和禁用PPIs。
如果支持并配置了物理中斷的傳統操作，對于PPIsn = 0，也就是只有一個寄存器。可以通過向GICD_ISENABLER<n>和GICD_ICENABLER<n>寫入來單獨啟用和禁用PPIs。
物理中斷的傳統操作模式（“Legacy Operation for Physical Interrupts”）通常指的是對早期ARM架構的支持，其中中斷管理方式可能與最新的GIC規茅
)
