前言

??此次設計，使用電流鏡結構為基礎的 $Bandgap$ 來滿足設計指標，主要目標是在結構簡單的前提下滿足設計指標要求，本文供學習參考。
??關于 $BGR$ 的基礎，可以看【筆記：模擬MOS集成電路】帶隙基準（基本原理+電流模+電壓模電路詳解）

??文末附帶核心管支路關鍵參數計算方法

工程文件&部分參數計算過程，私聊~

一、 設計指標

??本次設計指標，如表1所示

??(*線性調節率指輸出基準電壓隨直流VDD的變化率，電源電壓從電路正常工作的最小電壓起到額定電源電壓為止)

指標分析：

??本次Bandgap設計，選用的工藝是 $TSMC18\mu m$工藝，采用運放結構為基礎，設計參數要求電源抑制 $PSR<?50dB$ ，如果不考慮具體電路，可以通過提升運放增益、減小BGR輸出阻抗和Cascode結構提升PSR性能。
??以減小 $BGR$ 輸出阻抗提升 $PSR$ 為例進行電路設計，此時 $PSR$ 和整體功耗相互折中，一方面是運放增益盡可能大，另一方面是因為低的輸出阻抗會需要大的電流偏置，如果PSR要求放寬，功耗可以迅速下降。
考慮到功耗指標，對電流進行分配，自偏置電流鏡兩支路共分配 $10\mu A$，運放分配 $80\mu A$，兩路核心管分別分配 $10\mu A$ ，剩余電流分配給輸出級。
??本次設計電源電壓 $3.3V$，對于TSMC18工藝，$“pmos3v”$ 晶體管， NMOS器件，選取 $“nmos3v”$ 晶體管。
優化措施也有很多，比如更換運放結構、采用Cascode層疊電流鏡和單位增益的運放輸出buffer等，都可以顯著降低PSR然后減小功耗，但是電路會復雜一丟丟。

二、 電路分析

??通過對表1的指標分析，搭建的電路如圖2.1所示。

?? $BGR$ 原理此處不再贅述，關于 $BGR$ 的基礎，參考:

????【筆記：模擬MOS集成電路】帶隙基準（基本原理+電流模+電壓模電路詳解）

??另一個電路結構是采用cascode電流鏡的結構：

????【模擬CMOS集成電路設計】帶隙基準（Bandgap）設計與仿真（基于cascode電流鏡的電流模BGR）

??這種方案的功耗會小很多，此次設計中，因為運放增益相對不高，并沒有把“基于運放結構的BGR”優勢完全發揮出來，最常見的優化措施，放文章末尾了。下面繼續本次設計，輸出電壓可以表示為：

??對上式求導，得到

??典型情況下，$?V_{BE}/?T\approx ?2mV/K$，令$?V_{ref}/?T=0$，選取合適的$N$值，可以得到$R_1/R_4$的關系；然后在$VB$節點應用$KCL$，設定核心管的靜態電流$I_Q$，便可解的具體的$R_1{R}_3$的具體值；最后根據輸出電流鏡的復制比$M$，乘以靜態電流$I_Q$，得到輸出支路電流$I_{out}$，最終的參考電壓是$I_{out}{R}_4$。至此得到$BGR$所有設計參數。
??更詳細計算過程，看第六部分內容~。

三、 仿真

3.1仿真電路圖

3.2仿真結果

(1)運放增益

??通過 $ac$ 仿真，仿真得到運放的增益為$58.637dB$，仿真結果如圖3.1所示。

(2)基準溫度系數仿真

??通過 $dc$ 仿真，將溫度從$?25$~$125℃$進行掃描，觀察輸出波形，溫度特性良好，基準溫度系數：$TCV=\frac{V_{max}?V_{min}}{V_{ref}\times (T_{max}?T_{min})}\times 10^6=8.46ppm/C$，測試結果如圖3.3所示。

(3)瞬態啟動仿真

??通過 $tran$ 仿真，通過圖3.4，該電路可正常啟動。

(4)靜態電流仿真

??通過 $tran$ 仿真，電路穩定時，所有支路的總電流，$209\mu A$。

(5)線性調整率仿真

??通過 $dc$ 仿真將電源電壓從 $03.3V$ 進行掃描，在正常工作電源電壓下，測量輸出線性調整率：$S_{LINE}=\frac{V_{max}?V_{min}}{V_{ref}}\times 100\%=1.03mV/V$

(6)電源抑制PSR仿真

??通過 $ac$ 仿真，在電源電壓加小信號波動，觀察輸出，測量$PSR$，通過圖3.5可知，在低頻為$PSR=?50.8dB$，最高$PSR=?19.4dB$。

四、仿真結果匯總

??本次$Bandgap$設計，通過仿真測得相關參數，結果匯總如表2所示。

五、總結

??本次Bandgap設計，通過基于運放結構的電路模BGR，因為最終要壓低$PSR$，所以減小了負載電阻，為了實現特定輸出電壓，需要進一步提升輸出電流，因此功耗有些高，如前所示，優化措施也有很多，
??（1） 更換運放結構實現更大的增益；
??（2） 采用 $Cascode$ 層疊電流鏡復制電流，有效提升$PSR$；
??（3） 運放和電流鏡柵極之間插入單位增益的運放輸出 $buffer$ 如圖所示。

六、附件(參數計算+工程文件)

??私聊~