添加AXI主IP（AXI4 Lite和AXI4）示例
將等效IP添加到框圖中。以下是AXI Central的示例步驟
直接存儲器存取（CDMA）：
1.右鍵單擊方框圖中的任意位置，然后選擇“添加IP”。
2.搜索并雙擊AXI Central Direct Memory Access。
IP上的AXI主機（SG引擎和AXI4數據主機）僅在此連接
部分
3.雙擊實例（axi_cdma_0）以配置IP。
4.打開MHS并盡可能緊密地匹配設置；參數可能是
添加、修改或刪除。
5.單擊“確定”。
注：參數驗證在驗證XPS和IP之間的參數一節中進行了討論
在基于Zynq平臺處理器的設計中AXI主設備和從設備的積分器設計。
6.在MHS的AXI主實例部分（AXI_cdma_0實例）中，找到
BUS_INTERFACE M_AXI=AXI_INTERCONNECT_HP0_SLAVE線。
注意：M_AXI的名稱可能略有不同。
7.基于該線上等式的右側（BUS_INTERFACE M_AXI=
AXI_INTERCONNECT_HP0_SLAVE，在這種情況下，AXI_INTERCONNECT_HP0_SLAVE）執行
搜索并追溯到processingsystem7實例。
例如，BUS_INTERFACE S_AXI_HP0=AXI_INTERCONNECT_HP0_SLAVE。
該AXI主接口連接到S_AXI_HP0接口。
Zynq 7000設備的AXI主接口連接到S_ AXI_，
S_AXI_GP1、S_AXI_HP0、S_axy_HP1、S_maxi_HP2、S_AXI_HP3、S_ax_ACP，
取決于MHS中的連接。
8.如果Zynq設備AXI從接口沒有關聯的AXI互連（用于
首次在此接口上運行Connection Automation的示例），運行Connection
Zynq 7000設備AXI從機接口自動化。
對于本例，AXI從接口為：/producting_system_7_0/S_AXI_HP0。
AXI主機/AXI_cdma_0/M_AXI或/AXI_cdma_0/M_AAXI_SG顯示在運行中
“連接自動化”對話框。
9.選擇/axi_cdma_0/M_axi。
10.單擊“確定”。
11.如果Zynq設備AXI Slave接口確實包含AXI Interconnect實例，請運行
AXI主接口上的連接自動化（例如/AXI_cdma_0/
M_AXI_SG）。
12.選擇/producting_system7_0/S_AXI_HP0。
13.單擊“確定”。
Connection Automation為創建或修改axi_mem_intercon實例
AXI互連。
對于其他時鐘和復位，以及其他內部或外部信號
連接與XPS設計中使用的方法類似。
14.如果可能，請在外部接口上使用Run Connection Automation。
連接中斷
重要！對于每個需要中斷支持的IP：確保通過
IP GUI中的參數。
1.右鍵單擊方框圖中的任意位置，然后選擇“添加IP”。
2.搜索并雙擊Concat以添加IP。
3.雙擊xlconcat_0實例。
4.修改端口數量，使其與設計中的中斷數量相匹配。
5.單擊“確定”。
6.將xlconcat_0實例上的dout[1:0]連接到
processing_system7_0實例。
7.將中斷從IP連接到xlconcat_0 InX輸入端口。例如
axi_gpio_0實例上的ip2intc_irpt到xlconcat_0上的In0[0:0]端口。
使用此方法連接設計中的每個中斷。
提示：In0[0:0]端口是最低的中斷優先級，在MHS中是最左邊的信號
連接到processing_system_7實例的端口IRQ_F2P是最低中斷
優先事項
自定義地址以匹配XPS設計
有必要為設計匹配地址，因為design Automation設置了地址
和地址大小。這確保了與現有軟件的兼容性。
1.在文本編輯器中打開MHS文件，然后在塊設計中選擇“地址編輯器”。
2.對于MHS中的每個AXI從機，獲得PARAMETER C_BASEADDR和PARAMETER
C_HIGHADDR。
a.在下的AXI從設備的偏移地址字段中輸入C_BASEADDR值
processing_system7_0/數據。
b.確保C_HIGHADDR與AXI從設備的高地址列相匹配。
如果不匹配，請調整AXI從設備的“范圍”列，使其與
C_HIGHADDR與Zynq 7000設備AXI主接口（M_AXI_GP0/
M_AXI_GP1）。地址空間介于0x40000000到0x7FFFFFFF之間，并且
0x80000000到0xBFFFFFFF。
注：對于Zynq 7000設備AXI從機接口，地址范圍自動設置在
0x00000000和0x3FFFFF。
策略
默認情況下，“互連優化策略”設置為“自定義”。這使您可以在每個主接口和從接口上添加寄存器切片數據FIFO。但是，啟用了完全的橫桿支持
（主設備與所有從屬設備有直接連接）。AXI主發行設置為2，AXI從發行
acceptance被設置為4。
重要！如果XPS設計包括稀疏縱橫制支持（某些主機訪問的子集
slave），請注意此功能在IP integrator中不可用。每個主節點都連接到所有從屬節點。
如果設計的一部分僅連接AXI4 Lite從機，則使用最小化區域策略
外圍設備。
這使得AXI互連處于共享接入模式（主設備共享到從設備的連接），
這減少了AXI互連的系統資源，并將AXI主發布設置為1
AXI從機接受為1。將此選項與一起使用
processing_system7__axi_periph或processing_systemon__axi_preriph_1
例子
重要！如果高速AXI從設備（如AXI-MIG或AXI塊RAM）連接到AXI
互連實例，將策略留在Custom。
將“最大化性能”策略用于設計的高性能部分。這增加了
每個主設備512個深度FIFO，并將AXI主設備發布設置為4和AXI從設備
接受4。將axi_mem_intercon實例保留為Custom，除非所有axi Masters
需要分組AXI數據FIFO。以下小節將對此進行討論。
