以STM32為例：

一、電源

1.1、數字電源

IO電源：VDD、VSS：1.8~3.6V，常用3.3V，去耦電容1 x 10u + N x 100n ；

內核電源：內嵌的穩壓器輸出：1.2V，給內核、存儲器、數字外設供電；
? ? ? ? ? ? ? ? ? Vcap1、Vcap2：接2 x 2u2或1 x 4u7（僅Vcap1） 特別注意：BYPASS_REG；

備份電源：VBAT：給實時時鐘、備份寄存器供電，若不使用備份電源，接VDD，去耦電容1 x 100n。

2.2、模擬電源

模擬電源：VDDA：去耦：磁珠 + 1 x 1u + 1 x 100n 接至VDD。全速運行時為2.4到3.6V，慢速為? ? ? ? ? ? ? ? ? ?1.8V。VSSA：單點接地。給模擬量外設、PLL、DLL、電壓監控等供電。

參考電源：VREF+：范圍：VDDA-1.2V ~ VDDA，接參考電源（典型值2.5V）芯片輸出（去耦：? ? ? ? ? ? ? ? ? ? 1x 1u + 1 x 100n），或經電阻（47R）接至VDDA ；
? ? ? ? ? ? ? ? ? VREF-：接VSSA（若無VREF+、VREF- 引腳時，內部已連至 VDDA、VSSA）；
? ? ? ? ? ? ? ? ? 模擬量輸入電壓范圍：VREF-≤ VIN≤ VREF+?；

二、復位

2.1、復位源

上電復位 (POR) 1.74V，掉電復位 (PDR) 1.7V，欠壓復位 （BOR），特別注意PDR_ON，使能內部復位。

系統復位：（復位除時鐘控制寄存器 CSR 中的復位標志和備份域中的寄存器以外的所有）

復位源有：外部電路復位，內部：窗口看門狗，獨立看門狗，電源復位，軟件復位，低功耗管理復位

2.2、可編程電壓檢測器

2.3、復位后的初始狀態

SWDIO處于上拉，均為輸入狀態。

三、時鐘

* 晶振電路設計：晶振的CL，Rext?

見圖19，HSE范圍4~26MHz，優點：主時鐘精度高，CL1、CL2：5pF~25pF，CL1=CL2，Rs 為 晶振參數。

四、芯片配置

自舉配置（復位過程中會讀取管腳狀態，以決定芯片的初始工作模式等）。
BOOT0
BOOT1

五、在線調試與燒錄

5.1、SWJ調試接口

（2線+電源）VDD? VSS

SWDIO 串行數據線 I/O ?內部弱上拉 ?外部加上拉
SWCLK 串行時鐘線 I? ? ?內部弱下拉 ?外部加下拉

5.2、JTAG調試接口

(5線+電源) ?聯合測試行動組（Joint Test Action Group）

• ????JTMS ??測試模式選擇? I ?內部弱上拉? ?外部加上拉
• ????JTCK ??測試時鐘? ? ? ? ? I ?內部弱下拉? ?外部加下拉
• ????JTDI ??測試數據輸入? ? I ?內部弱上拉? ?外部加上拉
• ????JTDO ??測試數據輸出 ?O ?——? ? ? ? ? ??外部加上拉
• ????JNTRST?測試 nReset ??I ?內部弱上拉??外部加上拉?（可選）
•