一、命令參數與工具處理邏輯
核心參數定義
| 參數 | 定義 | 工具行為 | 工具兼容性 |
|---|---|---|---|
-asynchronous | 完全異步時鐘組，無任何相位或頻率關系（如獨立晶振、不同時鐘樹） | 工具完全禁用組間路徑的時序分析，但需用戶自行處理跨時鐘域（CDC）問題? | Xilinx Vivado、Intel Quartus、Gowin（等效參數-Exclusive） |
-logically_exclusive | 邏輯互斥時鐘組，同一時刻僅一個有效（如MUX選擇時鐘） | 工具認為組間路徑邏輯上無法同時激活，直接跳過時序分析，但保留物理路徑檢查? | Vivado、PrimeTime、Synplify Pro |
-physically_exclusive | 物理互斥時鐘組，硬件上無法共存（如不同配置模式、電源域隔離） | 工具認為組間路徑物理不存在，徹底忽略路徑分析，包括時序和串擾? | Vivado（需配合-add生成多源時鐘）、PolarFire |
工具差異說明：
- Gowin：僅支持?
-Exclusive?參數，同時覆蓋邏輯與物理互斥場景?。 - Intel Quartus：
-exclusive?是?-logically_exclusive?的別名，與?-asynchronous?效果相同?。 - PrimeTime：
-physically_exclusive?禁用串擾分析，-logically_exclusive?僅禁用時序分析?。
二、全場景應用與命令詳解
基礎異步時鐘組
場景：FPGA外部輸入的兩個獨立晶振時鐘（50MHz和100MHz）。
約束：
create_clock -period 20 -name clk_50m [get_ports clk_ext1]
create_clock -period 10 -name clk_100m [get_ports clk_ext2]
set_clock_groups -asynchronous? -group clk_50m? -group clk_100m
解釋：
-
命令作用：禁用
clk_50m與clk_100m之間的所有路徑分析，包括跨時鐘域路徑。 -
替代方案：若使用
set_false_path，需雙向約束：
set_false_path -from [get_clocks clk_50m]? ?-to [get_clocks clk_100m]
set_false_path -from [get_clocks clk_100m] -to [get_clocks clk_50m ]
優劣對比：set_clock_groups更高效，避免遺漏路徑；set_false_path適合局部例外路徑
多級MUX生成時鐘
場景：兩級MUX串聯選擇時鐘，第一級選clk0/clk1，第二級選clk2/clk3。
約束：
# 第一級MUX生成時鐘
create_generated_clock -name mux1_clk0? [get_pins mux1/Y]? -source clk0 -add
create_generated_clock -name mux1_clk1? [get_pins mux1/Y]? -source clk1 -add
# 第二級MUX生成時鐘
create_generated_clock -name mux2_clk2? [get_pins mux2/Y]? -source clk2 -add
create_generated_clock -name mux2_clk3? [get_pins mux2/Y]? -source clk3 -add
# 設置互斥組
set_clock_groups -logically_exclusive -group {mux1_clk0 mux1_clk1} -group {mux2_clk2 mux2_clk3}
?
解釋：
- 關鍵點：必須為每個MUX輸出定義生成時鐘，否則工具無法識別互斥關系?。
- 工具行為：僅分析同一級MUX的輸出時鐘路徑，跨級路徑（如
mux1_clk0到mux2_clk2）自動忽略?
?動態部分重配置（Partial Reconfiguration）
場景：模塊A使用clk_fast運行，模塊B重配置時使用clk_slow。
約束：
create_clock -name clk_fast -period 5 [get_ports clk_fast]? -add
create_clock -name clk_slow -period 20 [get_ports clk_slow]? -add
set_clock_groups -physically_exclusive -group clk_fast -group clk_slow
?
解釋：
- 物理互斥必要性：重配置模式下兩個模塊的時鐘物理隔離，路徑不存在?。
- 工具行為：徹底跳過路徑分析，時序報告中不顯示相關路徑，減少報告噪聲
測試模式與功能模式時鐘
場景：測試時鐘TestClk與系統時鐘SysClk分時復用同一端口。
約束：
create_clock -name TestClk -period 50 [get_ports clk]? -add
create_clock -name SysClk -period 10 [get_ports clk]? -add
set_clock_groups -physically_exclusive -group TestClk -group SysClk
?
解釋：
- 替代方案：使用
set_case_analysis強制選擇模式，但需額外約束且無法動態切換?。 - 優勢：簡化約束流程，無需依賴外部條件配置?
生成時鐘依賴關系
場景：主時鐘clk_main分頻生成clk_div，需約束兩者為異步。
錯誤示范：
create_clock -name clk_main -period 10 [get_ports clk_in]
create_generated_clock -name clk_div [get_pins div/Q] -source clk_main -divide_by 2
set_clock_groups -asynchronous -group clk_main ?# 未包含clk_div，約束不生效！
正確約束：
set_clock_groups -asynchronous -group {clk_main clk_div}? -group clk_ext
解釋：
- 生成時鐘需顯式包含：主時鐘的
set_clock_groups不會自動繼承到生成時鐘?。 - 工具行為：若未包含
clk_div，工具仍會分析clk_main與clk_div的同步路徑。
三、時鐘列表設計規范與限制
?時鐘列表完整性規則
-
單組覆蓋性：同一時鐘不可分屬多個互斥組，否則工具報錯。
-
示例錯誤：
set_clock_groups -asynchronous -group clkA -group clkB
set_clock_groups -logically_exclusive -group clkA -group clkC ?# clkA重復約束！
?
- 解決方法：通過多組約束覆蓋復雜關系：
set_clock_groups -asynchronous -group {clkA clkB} -group clkC
set_clock_groups -logically_exclusive -group clkD -group clkE
?
?組內時鐘關系限制
- 異步組內時鐘同步性：同一異步組內的時鐘默認同步，需避免混用不同源時鐘。
# 錯誤：clk1與clk2異步，但被置于同一組
set_clock_groups -asynchronous -group {clk1 clk2} -group clk3
?
- 正確設計：異步組間時鐘必須跨組，組內時鐘需同步：
set_clock_groups -asynchronous -group clk1 -group {clk2 clk3} ?# clk2與clk3需同步
?
四、工具處理機制深度解析
1. 參數優先級與覆蓋性
| 約束類型 | 優先級 | 覆蓋范圍 | 典型應用 |
|---|---|---|---|
set_clock_groups | 高 | 全局禁用組間所有路徑 | 多時鐘域交互、復雜時鐘拓撲 |
set_false_path | 中 | 特定起點/終點的路徑 | 局部路徑例外（如復位信號） |
set_case_analysis | 低 | 基于邏輯條件的路徑使能 | 模式選擇、測試信號固定 |
工具行為示例：
若同時存在以下約束：
set_clock_groups -asynchronous -group clkA -group clkB
set_false_path -from clkA -to clkC工具會優先執行set_clock_groups，忽略clkA與clkB間路徑，但clkA與clkC的路徑仍受set_false_path約束?。
2. 物理互斥與串擾分析
- PrimeTime特殊處理：
使用-physically_exclusive時，工具跳過串擾（crosstalk）分析，而-logically_exclusive僅跳過時序分析?。 - 示例：
set_clock_groups -physically_exclusive -group clk1 -group clk2 # 禁用時序和串擾分析 set_clock_groups -logically_exclusive -group clk3 -group clk4 # 僅禁用時序分析
五、替代約束策略與選擇建議
1.?set_clock_groups?vs?set_false_path
| 維度 | set_clock_groups | set_false_path |
|---|---|---|
| 約束效率 | 一次性約束所有組間路徑 | 需手動指定起點/終點 |
| 維護成本 | 時鐘拓撲變化時僅需修改組定義 | 路徑增減需重新約束 |
| 適用場景 | 多時鐘交互、全局時鐘域隔離 | 局部路徑例外（如跨模塊信號） |
選擇建議：
- 當超過3個時鐘需要兩兩互斥時，優先使用
set_clock_groups。 - 若需保留部分跨時鐘域路徑（如異步FIFO），配合
set_false_path局部禁用?。
2. 物理互斥與set_case_analysis對比
| 方法 | 優勢 | 劣勢 |
|---|---|---|
-physically_exclusive | 無需外部條件，自動全局禁用路徑 | 無法動態切換時鐘組 |
set_case_analysis | 支持動態模式切換（如Test vs Normal） | 需額外約束信號狀態，增加復雜度 |
典型選擇：
- 靜態配置場景（如燒錄模式）用
-physically_exclusive。 - 動態切換場景（如運行時模式選擇）用
set_case_analysis?。
六、總結與最佳實踐
-
參數選擇鐵律：
- 異步時鐘 →?
-asynchronous - MUX生成時鐘 →?
-logically_exclusive - 物理隔離時鐘 →?
-physically_exclusive
- 異步時鐘 →?
-
時鐘列表設計：
- 確保組內時鐘同步，組間時鐘異步/互斥。
- 顯式包含所有生成時鐘，避免遺漏。
-
工具兼容性：
- Gowin統一使用
-Exclusive，Vivado區分邏輯/物理互斥?。 - Intel Quartus中
-exclusive等價于邏輯互斥?。
- Gowin統一使用
-
驗證與調試：
- 使用
report_clock_interaction檢查組間路徑是否禁用。 - 配合
report_cdc驗證跨時鐘域約束完整性?。
- 使用
