1. 概述

LVDS ?= Low-Voltage Differential Signaling ?低電壓差分信號，屬于平衡傳輸信號。

這種技術的核心是采用極低的電壓擺幅高速差動傳輸數據，從而有以下特點：

低功耗---低誤碼率---低串擾---低抖動---低輻射? 良好的信號完整性。

推薦的最高數據傳輸速率是655Mbps，而理論上可以達到1.923Gbps。

在17inch及以上的液晶顯示器中得到廣泛應用。

?

2. 硬件結構

LVDS傳輸信號為平衡傳輸信號，TTL傳輸信號為非平衡傳輸信號；

LVDS傳輸信號為電流驅動信號，TTL傳輸信號為電壓驅動信號；

終端匹配電阻標準規定為100Ω，由于恒流源為3.5mA，則擺動電平幅度為

-350mV~350mV。由于偏置電壓為1.2V，則差分信號的電壓范圍為850mV~1550mV。

LVDS 信號傳輸由三部分組成：差分信號發送器，差分信號互聯器，差分信號接收器。

發送器：將非平衡傳輸的TTL 信號轉換成平衡傳輸的LVDS 信號。有獨立和集成之分。

接收器：將平衡傳輸的LVDS 信號轉換成非平衡傳輸TTL 信號，很高的輸入阻抗。

互聯器：包括聯接線（電纜或者PCB 走線），終端匹配電阻。按照IEEE 規定 ，電阻為100 歐。我們通常選擇為100 ，120 歐。

3. 接口分類

單路6位LVDS：采用單路方式傳輸，每個基色采用6位數據，共18位RGB數據；

雙路6位LVDS：采用雙路方式傳輸，每個基色采用6位數據，奇路數據為18位，偶路

????????????????????????? ????數據為18位，共36位RGB數據；

單路8位LVDS：采用單路方式傳輸，每個基色采用8位數據，共24位RGB數據；

雙路8位LVDS：采用雙路方式傳輸，每個基色采用8位數據，奇路數據為24位，偶路

????????????????????????????? 數據為24位，共48位RGB數據；

4. 發送芯片

LVDS發送芯片將以并行方式輸入的TTL電平RGB數據信號轉換成串行之LVDS信號

后，直接送往液晶面板側之LVDS接收芯片。

四通道LVDS發送芯片：包含三個數據信號（其中包括RGB、數據使能、行同步、場同

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 步信號）通道和一個時鐘發送通道；

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 主要用于驅動6bit液晶面板，可以構成單路或者奇偶雙路6bit

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? LVDS接口電路。

五通道LVDS發送芯片：包含四個數據信號（其中包括RGB、數據使能、行同步、場同

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 步信號）通道和一個時鐘發送通道；

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 主要用于驅動8bit液晶面板，可以構成單路或者奇偶雙路8bit

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? LVDS接口電路。

十通道LVDS發送芯片：包含八個數據信號（其中包括RGB、數據使能、行同步、場同

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? 步信號）通道和兩個時鐘發送通道；

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? 主要用于驅動8bit液晶面板，用來構成奇偶雙路8bitLVDS接口

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? 電路。

5. 輸入輸出信號

• 輸入信號

LVDS發送芯片之輸入信號來自主控芯片，輸入信號包含RGB數據信號、時鐘信號和控

制信號三大類，RGB信號+數據選通信號DE+行HS場VS同步信號 = 數據信號。

輸入數據信號：

例如：一個6bit液晶面板使用四通道LVDS發送芯片，共有：18個RGB信號+1個數據

使能信號+1個行同步信號+1個列同步信號 = 21個數據輸入引腳；

輸入時鐘信號：

即像素時鐘信號，也稱為數據移位時鐘（在LVDS發送芯片中，將輸入之并行

RGB數據轉換成串行數據時要使用移位寄存器）。像素時鐘信號是傳輸數據和對數

據信號進行讀取之基準。

待機控制信號：

當此信號有效時（一般為低電平時），將關閉LVDS發送芯片中時鐘PLL鎖相環電

路之供電，停止IC之輸出。

數據取樣點選擇信號：用來選擇使用時鐘上升沿還是下降沿讀取RGB信號數據。

• 輸出信號

時鐘信號輸出：輸出信號頻率與輸入信號頻率相同，占據發送芯片一個通道；

串行數據信號輸出：四通道發送芯片，串行數據占據三個通道；

注意：液晶顯示器驅動板上的LVDS發送芯片的輸出數據格式必須與液晶面板LVDS接

收芯片要求的數據格式相同，否則，驅動板與液晶面板不匹配。

6. 數據輸出格式

LVDS發送芯片在一個時鐘脈沖周期內，每個數據通道都輸出7bit的串行數據信號，而不

是常見的8bit數據，如下圖所示：

以8bit RGB顯示屏接口為例，每個顯示周期需要傳輸8bit的R信號，8bit的G 信號，

8bit 的B信號，及VS，HS，DE信號，總共為27 BIT。而每對LVDS信號線在一個TX

周期里只能傳輸7BIT數據，所以需要4 對數據線，外加一對時鐘線。

LVDS并串轉換如下圖所示：

上圖每組差分線稱為一個pair，四組數據線加一組時鐘線稱為一個channel；

LVDS發送器總是將一個像素數據映射到一個channel的一個發送周期中。

如果是6BIT 顯示屏，則并行數據有21位（18位RGB加3位控制信號），因此LVDS 接口每個Channel只需要 3對數據線和一對時鐘線。

如果是10BIT 顯示屏，則并行數據有33位（30位RGB 加3位控制信號），因此LVDS 接口每個Channel需要 5對數據線和一對時鐘線。

?

LVDS的時鐘一般為20MHz~85MHz，因此輸出像素時鐘低于85MHz的信號，只需要一個channel就可以。而對于輸出像素時鐘高于85MHz的，比如1080p@60Hz的輸出，像素顯示時鐘為148.5MHz，就需要將輸出像素按照順序分為奇像素偶像素用兩個channel傳輸；對于更高的1080p@120Hz，則需要四個channel分配。

7.數據映射標準

LVDS接口電路中，將像素的并行數據轉換為串行數據的格式主要有兩種標準：

VESA和JEIDA

VSEA標準如下圖所示：

JEIDA標準如下：

如果像素為6bit RGB，則每個通道只需要最上面的3對數據線，其中的R9…R4, G9…G4, B9…B4 對應實際的R5…R0, G5…G0, B5…B0；

COLOR MAPPING 也可以采用自定義格式，只要LVDS 發送端和接受端采用相同的映射

順序，就可以顯示正確的色彩。

?

?

?