跨時鐘域數據傳輸解決方案

       摘要：跨時鐘域數據傳輸 (Clock Domain Crossing, CDC) 是 SoC 設計中常見且關鍵的問題，因為現代 SoC 通常包含多個時鐘域，不同模塊可能運行在不同頻率或相位的時鐘下。跨時鐘域傳輸數據時，如果處理不當，可能會導致亞穩態 (Metastability)、數據丟失或一致性問題。以下詳細說明跨時鐘域數據傳輸的常見解決方案及其原理，并提供相應的驗證方案。

---

1. 跨時鐘域數據傳輸的解決方案

       跨時鐘域數據傳輸的核心目標是確保數據在不同時鐘域之間安全、可靠地傳遞，避免亞穩態和數據損壞。以下是幾種常見解決方案及其詳細說明：

1.1 雙觸發器同步 (Two-Flip-Flop Synchronizer)

• 原理：使用兩個串聯的觸發器（Flip-Flop）在目標時鐘域中對輸入信號進行采樣，降低亞穩態發生的概率。第一個觸發器捕獲數據，可能進入亞穩態，但第二個觸發器在下一個時鐘周期采樣時，通常可以穩定下來。
• 適用場景：適用于單比特信號（如控制信號、標志位）的同步。
• 優點：
  • 簡單易實現，硬件開銷小。
  • 有效降低亞穩態風險。
• 缺點：
  • 僅適用于單比特信號，不適合多比特數據（可能導致數據不一致）。
  • 引入額外延遲（至少 2 個目標時鐘周期）。
• 實現細節：
  • 兩個觸發器必須在目標時鐘域中，使用目標時鐘驅動。
  • 確保觸發器的 MTBF (Mean Time Between Failures) 滿足設計要求，通常通過增加觸發器級數（3 級或更多）進一步降低亞穩態概率。
• 示例代碼 (SystemVerilog)：

  module two_ff_sync (input src_clk,       // 源時鐘域input dst_clk,       // 目標時鐘域input rst_n,         // 復位信號input src_signal,    // 源信號output reg dst_signal // 同步后的目標信號
  );reg ff1, ff2;always @(posedge dst_clk or negedge rst_n) beginif (!rst_n) beginff1 <= 0;ff2 <= 0;dst_signal <= 0;end else beginff1 <= src_signal; // 第一個觸發器捕獲源信號ff2 <= ff1;        // 第二個觸發器穩定信號dst_signal <= ff2; // 輸出同步后的信號endend
  endmodule
  

1.2 握手協議 (Handshake Protocol)

• 原理：通過請求 (Request) 和應答 (Acknowledge) 信號在源時鐘域和目標時鐘域之間協調數據傳輸，確保數據在傳輸前已準備好，且接收方已確認接收。常見實現包括兩線握手（Req-Ack）和四相握手。
• 適用場景：適用于多比特數據傳輸，如寄存器值或數據包。
• 優點