GitHub地址：https://github.com/tyronczt/system_architect
?資料&文章更新?

存儲系統

尋道時間是指磁頭移動到磁道所需的時間；

等待時間為等待讀寫的扇區轉到磁頭下方所用的時間；

💯考試真題

（1）處理11個記錄的最長時間為（C. 366ms）

原因分析：

1. 單緩沖區的限制
   系統使用單緩沖區時，每次只能讀取一個邏輯記錄到緩沖區中，處理完該記錄后才能讀取下一個。當磁盤旋轉時，磁頭需要等待目標邏輯記錄重新轉到其起始位置才能讀取。
2. 時間計算邏輯
   • 磁盤旋轉周期為33ms，每個物理塊讀取時間為3ms（33ms / 11塊）。
   • 處理第一個記錄R0：讀取3ms + 處理3ms = 6ms。此時磁頭已移動到R2的起始位置。
   • 處理后續記錄（R1~R10）：
     每個記錄需要等待磁盤旋轉一周（33ms）才能回到起始位置，再加上讀取3ms和處理3ms，共需 33ms + 3ms + 3ms = 39ms/個。
     但實際計算中，需考慮處理完前一個記錄后磁頭的位置。例如，處理R0后，磁頭在R2起始處，此時需等待磁盤旋轉至R1起始處（需30ms），再加上讀取和處理時間（3ms + 3ms = 6ms），總耗時 36ms/個。
   • 總時間：R0的6ms + 后續10個記錄的36ms × 10 = 6 + 360 = 366ms。

（2）優化存儲后的最少時間為（B. 66ms）

優化策略：

1. 邏輯記錄的間隔分布
   將邏輯記錄按間隔排列，例如優化后的順序為：R0, R6, R1, R7, R2, R8, …, R5。這樣處理完一個記錄后，磁頭恰好位于下一個記錄的起始位置，無需等待磁盤旋轉一周。
2. 時間計算邏輯
   • 每個記錄的處理周期為 讀取3ms + 處理3ms = 6ms。
   • 總時間：11個記錄 × 6ms = 66ms 369。

關鍵結論

• 最長時間由單緩沖區導致的旋轉等待時間決定，優化前總耗時 366ms。
• 最少時間通過優化存儲分布消除旋轉等待時間，優化后總耗時 66ms。

關鍵分析步驟

1. 初始位置：磁頭位于21號柱面。
2. 距離計算：
   • 23號柱面（②、③、⑧）距離為2（最近）。
   • 17號柱面（①、⑤、⑦）距離為4。
   • 32號柱面（④、⑥）距離為11。
   • 38號柱面（⑨）距離為17（最遠）。
3. 調度順序：
   • 第一步：處理最近的23號柱面請求（②、③、⑧）。根據題目表格中請求的原始順序，優先處理②→③→⑧（同一柱面請求按出現順序處理）。
   • 第二步：磁頭移動到23號柱面后，下一個最近的柱面是17號（距離6），處理①、⑤、⑦（同一柱面按出現順序）。
   • 第三步：磁頭移動到17號柱面后，下一個最近的柱面是32號（距離15），處理④→⑥。
   • 第四步：最后處理38號柱面的⑨。
4. 選項匹配：
   • D選項（②⑧③⑤⑦①④⑥⑨）：
     與推導結果一致，符合SSTF邏輯（23→17→32→38），且同一柱面請求按原始順序排列。

結論

正確答案為選項D：②⑧③⑤⑦①④⑥⑨。
該順序嚴格遵循最短移臂調度算法，確保每次磁頭移動距離最短，并合理處理同一柱面內的請求順序。

輸入輸出技術

【常考】計算機和外設間的數據交互方式：

• 程序控制（查詢）方式
• 程序中斷方式
• DMA方式（直接主存存取）

在一個總線周期結束后，CPU會響應DMA請求開始讀取數據；CPU響應程序中斷方式請求是在一條指令執行結束時。

💯考試真題

第一題

根據計算機系統中輸入/輸出控制方式的特點，正確答案為 D. DMA。

解析：

DMA（Direct Memory Access，直接存儲器存取） 是一種完全由硬件控制的數據傳輸方式。其核心特點是：

1. 無需CPU程序指令介入傳輸過程
   在DMA方式下，CPU僅在數據傳輸的開始階段（初始化DMA控制器）和結束階段（處理中斷）進行干預，而具體的數據傳輸由DMA控制器直接管理內存與外設之間的數據通路完成。
2. 硬件接管總線控制權
   DMA控制器通過向CPU申請總線控制權，接管系統總線后直接與內存交互，數據塊傳輸完全由硬件實現，無需CPU逐條執行指令。
3. 與其他方式的對比
   • 程序查詢/無條件傳送：CPU需持續輪詢或直接控制數據傳送。
   • 中斷方式：每個數據傳輸需CPU響應中斷并執行服務程序。
   • DMA：僅在數據塊傳輸的起始和結束時需要CPU參與，數據傳輸過程完全獨立。

結論：

DMA方式通過硬件控制器實現高效、獨立的數據傳輸，顯著減少CPU負擔，適用于高速、大批量數據交換場景（如磁盤、網絡設備）。

第二題

正確的選項是 C.單總線結構在一個總線上適應不同種類的設備，設計復雜導致性能降低，具體分析如下：

選項解析

1. 選項A
   錯誤。串行總線（如USB、SATA）適合長距離數據傳輸，而非近距離高速傳輸。串行總線通過差分信號技術（如雙絞線）有效抑制線間串擾，抗干擾能力強，更適合遠距離通信。而并行總線因多線間信號同步問題，在長距離傳輸時容易因時序差異和干擾導致速率受限 。
2. 選項B
   錯誤。并行總線（如PCI、ISA）適合近距離高速數據傳輸，而非長距離。并行總線通過多數據通道同時傳輸數據位，理論速率高，但提升時鐘頻率會加劇信號時序同步問題和線間干擾，難以適應長距離傳輸。長距離場景下，串行總線更具優勢 。
3. 選項C
   正確。單總線結構（如早期ISA總線）將所有設備連接到同一總線上，雖然設計簡單、易于擴展，但需分時工作（同一時刻只能有一對設備通信），導致系統整體性能受限。此外，適應不同種類設備的協議和控制邏輯會增加設計復雜性，進一步影響效率。
4. 選項D
   錯誤。半雙工總線（如對講機通信）支持雙向數據傳輸，但同一時刻只能單向傳輸，需交替進行。選項D混淆了“半雙工”與“單工”的概念（單工總線僅支持單向傳輸，如廣播） 。

總結

• 串行總線：長距離、抗干擾，通過差分信號提升速率（如USB 3.0可達5Gbps）。
• 并行總線：近距離、高速但成本高，時鐘頻率提升受限（如PCI總線頻率通常不超過33MHz）。
• 單總線結構：設計簡單但性能瓶頸顯著，多設備分時操作導致效率下降 。
• 半雙工與全雙工：半雙工支持雙向交替傳輸，全雙工可同時雙向傳輸（如以太網） 。