概念介紹

  多個功能核心的集成可以通過片上系統（SOC）或封裝中系統（SIP）設備的開發來實現。SOC器件將核心集成到單個集成電路中。SIP集成是將多個集成電路組合到單個封裝中。核心數量 的增加可能導致必要的測試人員資源和/或測試時間的增加。這直接影響了與測試這些設備相關的成本。降低測試成本的傳統方法是通過增加單次插入（并行或多站點測試）中被測設備的數量來提高并行性。并行測試（CCT）方法是通過在芯片級別并行執行多個核心和/或在封裝級別并行執行多重芯片來定義的。目標是最大限度地利用ATE系統的并行資源。當這些被最大化時，ATE和測試單元的總吞吐量將被優化，從而導致最大可用吞吐量，從而優化成本1。如圖1-CCT優化中的簡化形式所示，有限并發的示例實現通過流執行將資源利用率從25%提高到50%，并將測試時間減少了50%。

盡管CCT實現的主要動機是通過優化核心測試的并行性來節省成本，但對測試的總體質量還有額外的好處。由于CCT激勵多個被測核心的執行，它模擬了設備在其系統執行模式下的操作。因此，可以通過多個核心的并行執行來覆蓋在順序核心執行期間可能導致測試逃逸的故障。例如，無線SOC設備可以包括共享諸如電池輸入的公共電源的多個核。按順序測試每個內核可能不會獲得足夠的功率來對SOC的功率分布施加壓力。如在CCT和系統執行模式中所做的那樣，并行執行多個內核可能會對功率分布產生足夠的壓力，從而在一個或多個內核上引起電壓下降。這可以以許多不同的方式表現出來，例如電壓參考偏移、增加的失真或減少的FMAX。此外，必須注意識別并發執行中可能在系統執行模式中不會遇到的故障機制。例如，