I2C總線之(二)---時序

一、協議 
1.空閑狀態 
　I2C總線總線的SDA和SCL兩條信號線同時處于高電平時，規定為總線的空閑狀態。此時各個器件的輸出級場效應管均處在截止狀態，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。 
2.起始位與停止位的定義： 

• 起始信號：當SCL為高期間，SDA由高到低的跳變；啟動信號是一種電平跳變時序信號，而不是一個電平信號。
• 停止信號：當SCL為高期間，SDA由低到高的跳變；停止信號也是一種電平跳變時序信號，而不是一個電平信號。

3.ACK

　　發送器每發送一個字節，就在時鐘脈沖9期間釋放數據線，由接收器反饋一個應答信號。 應答信號為低電平時，規定為有效應答位（ACK簡稱應答位），表示接收器已經成功地接收了該字節；應答信號為高電平時，規定為非應答位（NACK），一般表示接收器接收該字節沒有成功。 對于反饋有效應答位ACK的要求是，接收器在第9個時鐘脈沖之前的低電平期間將SDA線拉低，并且確保在該時鐘的高電平期間為穩定的低電平。 如果接收器是主控器，則在它收到最后一個字節后，發送一個NACK信號，以通知被控發送器結束數據發送，并釋放SDA線，以便主控接收器發送一個停止信號P。

? ?如下圖邏輯分析儀的采樣結果：釋放總線后，如果沒有應答信號，sda應該一直持續為高電平，但是如圖中藍色虛線部分所示，它被拉低為低電平，證明收到了應答信號。

這里面給我們的兩個信息是：1)接收器在SCL的上升沿到來之前的低電平期間拉低SDA；2)應答信號一直保持到SCL的下降沿結束；正如前文紅色標識所指出的那樣。

?

4.數據的有效性： 

?

I2C總線進行數據傳送時，時鐘信號為高電平期間，數據線上的數據必須保持穩定，只有在時鐘線上的信號為低電平期間，數據線上的高電平或低電平狀態才允許變化。 

我的理解：雖然只要求在高電平期間保持穩定，但是要有一個提前量，也就是數據在SCL的上升沿到來之前就需準備好，因為在前面I2C總線之(一)---概述一文中已經指出，數據是在SCL的上升沿打入到器件(EEPROM)中的。

? ?

5.數據的傳送：

?

　　在I2C總線上傳送的每一位數據都有一個時鐘脈沖相對應（或同步控制），即在SCL串行時鐘的配合下，在SDA上逐位地串行傳送每一位數據。數據位的傳輸是邊沿觸發。

?二、工作過程

　　總線上的所有通信都是由主控器引發的。在一次通信中，主控器與被控器總是在扮演著兩種不同的角色。

1.主設備向從設備發送數據

　　主設備發送起始位，這會通知總線上的所有設備傳輸開始了，接下來主機發送設備地址，與這一地址匹配的slave將繼續這一傳輸過程，而其它slave將會忽略接下來的傳輸并等待下一次傳輸的開始。主設備尋址到從設備后，發送它所要讀取或寫入的從設備的內部寄存器地址； 之后，發送數據。數據發送完畢后，發送停止位：

寫入過程如下：

　　發送起始位

• 發送從設備的地址和讀/寫選擇位；釋放總線，等到EEPROM拉低總線進行應答；如果EEPROM接收成功，則進行應答；若沒有握手成功或者發送的數據錯誤時EEPROM不產生應答，此時要求重發或者終止。
• 發送想要寫入的內部寄存器地址；EEPROM對其發出應答；
• 發送數據
• 發送停止位.
• EEPROM收到停止信號后，進入到一個內部的寫入周期，大概需要10ms，此間任何操作都不會被EEPROM響應；(因此以這種方式的兩次寫入之間要插入一個延時，否則會導致失敗，博主曾在這里小坑了一下)

? ?

　　詳細：

　　需要說明的是：①主控器通過發送地址碼與對應的被控器建立了通信關系，而掛接在總線上的其它被控器雖然同時也收到了地址碼，但因為與其自身的地址不相符合，因此提前退出與主控器的通信；

?

2.主控器讀取數據的過程：

　　讀的過程比較復雜，在從slave讀出數據前，你必須先要告訴它哪個內部寄存器是你想要讀取的，因此必須先對其進行寫入(dummy write)：

• 發送起始位；

• 發送slave地址+write bit set；

• 發送內部寄存器地址；

• 重新發送起始位，即restart；

• 重新發送slave地址+read bit set；

• 讀取數據

  主機接收器在接收到最后一個字節后，也不會發出ACK信號。于是，從機發送器釋放SDA線，以允許主機發出P信號結束傳輸。 

• 發送停止位? ?

詳細： 

?