BIST(Built-In Self-Test,內建自測試)是一種將測試功能直接集成到集成電路(IC)或系統內部的設計方法。其基本原理的核心在于:讓被測試電路自身(或借助少量專用硬件)來生成測試激勵、施加測試、捕獲響應并分析結果,從而顯著減少對外部自動化測試設備(ATE)的依賴。
以下是BIST的基本原理和關鍵組成部分:
-
核心思想:自主測試
- 傳統測試:需要昂貴的ATE設備從外部向芯片輸入管腳施加精心設計的測試向量,再從輸出管腳捕獲響應并進行分析。
- BIST: 在芯片內部嵌入專門的、相對簡單的硬件模塊(稱為BIST控制器),讓它來自動執行測試向量生成、響應捕獲和分析的任務。ATE的角色被簡化,可能只需要啟動測試和讀取最終的“通過/失敗”標志。
-
關鍵功能模塊:
BIST的實現通常包含以下三個核心硬件模塊:-
a. 測試向量生成器:
- 功能: 自動產生用于測試被測電路的輸入激勵序列。
- 目的: 激活電路中的潛在缺陷(如固定型故障、橋接故障等)。
-
b. 響應分析器:
- 功能: 捕獲被測電路對測試向量生成的輸出響應,并將其壓縮成一個簽名。
- 原理: 將電路在測試期間的所有輸出看作一個很長的位流。MISR像一種特殊的校驗和計算器,將這個長位流壓縮成一個短簽名。如果電路工作正常,其輸出的簽名會與預期值(稱為“黃金簽名”)匹配;如果電路有故障,其輸出序列會改變,導致計算出的簽名與預期值不匹配的概率極高。
-
c. BIST控制器:
- 功能: 整個BIST操作的“大腦”。
- 職責:
- 初始化測試向量生成器和響應分析器(如復位LFSR/MISR)。
- 控制測試過程的時序(啟動、運行、停止)。
- 協調測試向量施加和響應捕獲的同步。
- 在測試結束時,讀取響應分析器(MISR)計算出的簽名。
- 將計算出的簽名與存儲在芯片內部(通常是在只讀存儲器或通過設計固定連線)的預期簽名進行比較。
- 產生一個最終的測試結果輸出(通常是一個簡單的“Pass/Fail”信號)。
- 可能包含狀態機來管理復雜的測試序列。
-
-
BIST工作流程:
- 啟動: 外部信號(或上電自檢邏輯)激活BIST控制器。
- 初始化: BIST控制器復位測試向量生成器(如LFSR)和響應分析器(如MISR)。
- 測試執行:
- 測試向量生成器在每個時鐘周期產生一個測試向量。
- 該測試向量被施加到被測電路的輸入端。
- 被測電路產生響應輸出。
- 響應分析器(MISR)捕獲這些輸出,并將其壓縮到正在計算的簽名中。
- 重復: 步驟3重復執行預定的次數(例如,直到LFSR循環一個完整周期或達到預設的測試長度)。
- 簽名比較: 測試結束后,BIST控制器從響應分析器(MISR)中讀取最終的簽名。
- 結果判定: BIST控制器將讀取的簽名與內部存儲的預期簽名進行比較。
- 輸出結果: 控制器根據比較結果產生一個“Pass”或“Fail”信號,輸出到芯片的特定管腳或內部狀態寄存器。
-
BIST的主要優點:
- 降低測試成本: 大幅減少對昂貴、高速ATE的依賴和占用時間。
- 提高測試訪問性: 解決深亞微米設計和高密度封裝帶來的物理探測難題,直接訪問內部節點。
- 支持并行測試: 可同時對芯片上多個模塊進行BIST,提高整體測試效率。
- 支持在線測試: 可在系統運行時(例如啟動時或空閑時)進行周期性自檢,提高系統可靠性。
- 簡化測試接口: 外部只需要簡單的啟動和讀取Pass/Fail信號的接口。
- 更好的故障診斷: 簽名分析有助于定位故障區域(雖然不如掃描鏈精確)。
-
BIST的主要挑戰/代價:
- 面積開銷: 增加了額外的硬件(TPG, ORA, BIST控制器),占用芯片面積。
- 性能影響: BIST邏輯可能位于關鍵路徑上,增加延遲。
- 功耗增加: 測試期間電路切換活動率高,可能導致功耗高于正常工作模式。
- 設計復雜性: 需要額外的設計和驗證工作。
- 測試覆蓋率: 偽隨機測試可能無法覆蓋所有故障,需要精心設計向量生成策略或結合其他測試方法(如掃描)。
- 故障屏蔽: MISR壓縮存在極小的概率(混疊概率)導致故障響應被壓縮成正確的簽名(誤判為Pass)。
總結:
BIST的基本原理就是將測試功能內建到芯片中,通過專用的硬件模塊(測試向量生成器、響應分析器、控制器)自動完成測試激勵生成、響應捕獲和結果分析(通過與預期簽名比較),最終輸出一個簡單的通過/失敗指示。其核心價值在于實現了測試的自主化,從而降低對外部測試設備的依賴和成本,提高測試的可訪問性和效率,并支持系統級的在線測試。這是一種通過增加少量芯片面積開銷來換取巨大測試便利性和成本效益的設計技術。常見的應用包括處理器、DSP、ASIC的核測試以及嵌入式存儲器的測試(MBIST - Memory BIST)。